近看14nm Broadwell：越来越小 但还不够

PRAM

http://news.mydrivers.com/1/275/275728.htm

san_037

14nm的Broadwell是不是增加了不少晶体管啊

san_037

14nm的Broadwell是不是增加了不少晶体管啊

xf-108

从这次的核心图上可以看出，14nm进步不小啊。
1、图上的haswell是ULT/ULX，也就是2C+20EU版本，除掉南桥芯片的面积是132mm2，比较宽短。
2、而broadwell-ULT/ULX按照比例计算的面积为84mm2，关键是这玩意儿比较狭长，属于2C+40EU的版本，用来比较的对象是181mm2的haswell版本。
3、从中我们可以计算22nm--14nm的进步了，面积缩小了高达53.6%，仅有原来的46.4%大，缩减过半。按照14/22^2的理论值应该只有原来的40.5%大，缩减接近60%虽然不如理论值夸张，表现却已经很不错了。要知道，22nm相比32nm面积缩减了不到30%……剩下的问题就是，14nm的节能型MS不够给力，相比上一代仅仅缩减了28%的功耗，不知道是不是因为测试版的缘故。
4、假如真的存在80EU的GT3版本，那么单精度浮点将达到1.6-2.4T之多……太夸张了，这可是HD Graphics。

xf-108

不过，这次intel对braodwell/Haswell演示用的是CineBench，haswell-Y的型号比较可能是i5-4200Y，单核1.9G双核1.7G，haswell-Y的功耗可能是单核1.9G跑的也可能是双核1.7G跑的。

我们都知道先进工艺在高频情况下进步比较小，比如ivy bridge高频情况下只能缩减20%的功耗，但是低频情况下可以缩减一半的功耗。
也就是说14nm可以在中等频率下缩减28%的功耗，更低的电压和更低的频率时，进步应该会更大一些。

f0f0f0

xf-108 发表于 2013-9-15 16:08
从这次的核心图上可以看出，14nm进步不小啊。
1、图上的haswell是ULT/ULX，也就是2C+20EU版本，除掉南桥芯 ...

1.25GHz的频率对IGP来说已经很高了吧，规模翻番的前提下频率还达到1.875GHz感觉不太可能。
而且从这篇文章看，3720QM的HD 4000的功耗已经不低了，接近15瓦：http://www.anandtech.com/show/58 ... -on-ulv-vs-quadcore
同制程下Iris Pro 5200的规模是HD 4000的2.5倍，频率还高了50MHz，功耗应该挺高了。
Broadwell ULT集成40EU这个说法是在哪提到的，没找到啊。
另外i5 4200U好像是单核满载最高2.6GHz，双核满载最高2.3GHz吧。

xf-108

f0f0f0 发表于 2013-9-15 16:59
1.25GHz的频率对IGP来说已经很高了吧，规模翻番的前提下频率还达到1.875GHz感觉不太可能。
而且从这篇文 ...

我写错了，应该是i5-4200Y，标准1.4G，单核1.9G，双核1.7G。

xf-108

f0f0f0 发表于 2013-9-15 16:59
1.25GHz的频率对IGP来说已经很高了吧，规模翻番的前提下频率还达到1.875GHz感觉不太可能。
而且从这篇文 ...

集成40EU的说法你可以看芯片图，长宽比例明显比2C+GT2的版本要大，跟4C+GT2或者2C+GT3差不多，你不会认为intel会在ULX上用4C吧？

另外，Gen7和7.5每EU单周期浮点运算是16次，按此计算，80EU 1.25G大约1.6T，如果Gen8保持单EU性能那就是1.6T，如果提升50%那就是2.4T，所以我给的是一个范围。
比如snb上的Gen6单周期只有12次，每进步一代，浮点运算能力都要大幅进步的。

xf-108

要知道，Iris Pro 5200正常工作频率只有200mhz，turbo的时候才会到1.3G左右。而turbo的时候，ULT/ULX肯定是要大幅超越TDP的。第二代Turbo boost很明显就是支持超过TDP的。

xf-108

f0f0f0 发表于 2013-9-15 16:59
1.25GHz的频率对IGP来说已经很高了吧，规模翻番的前提下频率还达到1.875GHz感觉不太可能。
而且从这篇文 ...

你贴的测试不错，很明显可以看出3720QM的GPU运行很稳定，因为没有超过TDP上限，而3427U一直在波动，因为超过TDP上限了。

f0f0f0

xf-108 发表于 2013-9-15 17:29
集成40EU的说法你可以看芯片图，长宽比例明显比2C+GT2的版本要大，跟4C+GT2或者2C+GT3差不多，你不会认为 ...

http://wccftech.com/haswell-die- ... vy-bridge-revealed/
如果以这里的图为例，Haswell ULT 2+2的长宽比大约2：1，而Haswell ULT 2+3的长宽比大约2.5：1。Broadwell ULT那个图的长宽比大约2.2x：1左右？
假设真的是40EU的话，就算每EU的浮点吞吐相比Haswell这一代没变化且频率不降低，按照同性能下14nm比22nm节能28%来算的话（虽然28%时对比的是CPU的多线程浮点性能）恐怕功耗要不降反涨了。
SNB的IGP每EU有6个ALU，到了IVB每EU有8个ALU，Haswell仍然是每EU有8个ALU但是EU总数增加，Broadwell的IGP如果架构有改进的话，有可能单EU（或者slice）面积增加导致长宽比变大？

inSeek

f0f0f0 发表于 2013-9-15 18:33
http://wccftech.com/haswell-die-configurations-intel-ivy-bridge-revealed/
如果以这里的图为例，Has ...

我怎么记得是4ALU每EU...

xf-108

f0f0f0 发表于 2013-9-15 18:33
http://wccftech.com/haswell-die-configurations-intel-ivy-bridge-revealed/
如果以这里的图为例，Has ...

哪里啊，Gen6和Gen7都是4个ALU，不同在于Gen6的ALU每周期进行3次浮点运算，Gen7是4次。
预计Gen8的ALU不会增加，但是浮点运算次数可能会在4-6次之间吧。

你给的网站里面感觉也不是非常精确。
那个2C3MB+GT3的图我个人认为是有问题的，内存控制器不是这么塞的……
你所谓的长宽比2.5就是根据这张不一定可信的猜测图来的。
我倾向于认为2C4MB+GT3的面积就是181（官方就说是2C+GT3，没写缓存），而这块芯片的长宽比跟broadwell曝光那张基本是一样的，你要说从19X缩减到84未免太夸张了点。

bwdinlife

这样的话像华硕这种再如何炒作repubulic of gamers啊

rSKip

inSeek 发表于 2013-9-15 19:01
我怎么记得是4ALU每EU...

snb是4alu+“sfu“，ivb的”sfu“也能跑4fma，说起来峰值是翻倍的。和g80-gt200的感觉有点儿像。

rSKip

inSeek 发表于 2013-9-15 19:01
我怎么记得是4ALU每EU...

snb是4alu+“sfu“，ivb的”sfu“也能跑4fma，说起来峰值是翻倍的。和g80-gt200的感觉有点儿像。

xf-108

f0f0f0 发表于 2013-9-15 18:33
http://wccftech.com/haswell-die-configurations-intel-ivy-bridge-revealed/
如果以这里的图为例，Has ...

单个EU加大绝对加不到这么大面积的，不可能同样一个EU，Gen8比Gen7用上两倍的晶体管。
国外网站的确在猜测2C+GT3=84mm前两天我还怀疑，现在我不怀疑了。

路西法大大

制程越来越先进核心越来越小热量就更传导不出来了...以后的核心要标配水冷吗?

xf-108

路西法大大 发表于 2013-9-15 22:47
制程越来越先进核心越来越小热量就更传导不出来了...以后的核心要标配水冷吗?

如果intel老老实实用钎焊，不用什么睾科技硅脂，根本不会有散热问题，说白了，故意坑人的……