|
|
關於頻寬的大影響 ----如果使用更便宜的RAM，在1︰1設定時能用來提供穩定性
3 E5 I1 Q* ~4 a/ I% P! @! r0 i; w* D y2 A) W: w- U
DFI建議值為︰ 200MHz(1/01)
7 j' V0 V. o0 F; L- B1 s8 B7 |! _3 c) W- V( y- z$ `
Command Per Clock(CPC) ) \! d3 n9 `" _
: H" V: e6 W3 R. |, `+ }0 eSettings: Auto, Enable(1T), Disable(2T) 3 }6 ]1 R2 d* m: ~ J
Command Per Clock(CPC)也稱之為 Command Rate. 系統在搭配 2支512MB的記憶體時最好將 CPC 設定為 Disable(2T)才能得到比較好的穩定性，而 CPC 的設定值對於 效能/穩定性 影響很大。
D+ x' X8 s7 J4 G摘錄自︰ http://www.rojakpot.com/ & G6 X1 ~6 w. o1 N7 _) Y0 J
CPC 的設定特徵是允許你在單一資料存取的延遲選擇，信號在記憶體控制器開始把命令送到記憶體的時間。 設定值愈低記憶控制單元能送到外部記憶體的命令就越快。 當 CPC設定為Enable時，記憶控制器讀寫一次資料花費一個時脈週期或者1T的命令延遲。 當 CPC設定為Disable時，記憶控制器讀寫一次資料發費兩個時鐘週期或者2T的命令延遲。設定為 Auto時允許記憶控制單元命令延遲使用記憶模件的SPD內定值。 如果SDRAM 命令延遲太長，記憶體存取將會因等待發布命令的時間太長而降低效能。 但是， 如果SDRAM 命令延遲太短， 記憶控制器來不及翻譯位址及存取結果將引起數據損失和無效命令。 我們在此建議你為了更好的記憶體效能，試著將SDRAM 1T的指令設為enable. 但是如果你面臨穩定性問題，則必須將SDRAM 1T的指令設定為Disable 2T。DFI 建議設定︰ 每當記憶體夠強，使1T成為可能 7 S* f+ s7 T0 [! g( K6 O$ k
0 X; ]" O7 r; [' V* h u% ^& E; ?
CAS Latency Control(tCL) ' l$ Q! v" C3 Q/ y5 n& s
( G7 P$ m, p M' E& X- c" _
Settings = Auto, 1, 1.5, 2, 2.5 3, 3.5, 4, 4.5.
' t4 H6 j& B0 B% t/ Y" e" ?$ k1 `2 ]這是隨機存起記憶體公司第一個會拿來做評比的時間參數， 例如，你可能看見RAM 被評為3-4-4 -8 @ 275mhz。第一的設定值 3，如被評為 2 產生最好的性能，CAS 3通常能提供較好的穩定性。 請注意； 如果你有Winbond-BH 5/6，你可能無法使用CAS3。 資料來自於右列位址的http://www.lostcircuits.com/ B! f0 Q5 v( x6 {- v% u; ]. m
CAS 控制時間的數量(在收到命令並且按照那命令執行之間循環(2，2.5，和3)裡。 自從CAS 主要控制16進位的位址的位置， 或是記憶區段，在存儲矩陣內，最重要的是將此時間參數儘可能的設低來讓系統能在穩定的情況下接受這樣的設定， 在存儲矩陣裡面有行和列。 當請求是時，首先透過電子設定在記憶體內的某個點，第一個引發的回應是tRAS(啟動為Precharge 延遲)。 透過電子請求的數據是precharge，並且實際上去啟動RAS存儲器為開啟狀態。 一旦tRAS 為開啟的，RAS，或者行位址觀測器開始為被要求的數據找到位址的一半。 一旦行被建立，tRCD被起動，循環結束， 然後確實的16位元位置上的被要求資料將會透過CAS 來存取。 CAS從開始到結束的時間被稱為CAS latency。 既然CAS 是找出正確資料的最後依個階段，所以它也是記憶體最重要的計時步驟。
1 D7 v s3 t$ i摘錄自︰ http://www.rojakpot.com/
+ m/ k7 y) y6 o# k& R+ b這個BIOS在CAS 信號的維護與來自目標存儲元件的可用性數據之間，具有控制延遲(在時鐘週期裡)的能力。 它也決定了完成第一步驟爆發轉換的時脈循環週期數。 換句話說， CAS latency越低，記憶體讀寫的速度就會越快。 請注意一些記憶體模組可能無法處理更低的latency並且可能遺失數據資料。 因此， 當推薦你把SDRAM CAS 潛伏時間降低到2或者2.5個更好的記憶性能的時鐘週期時， 如果你的系統變得不穩定，你應該增加它。 有趣的是，增加CAS 潛伏時間經常允許記憶體模組以更高的時脈咿D。 所以，如果你在超頻時遇到意外困難，試著增加CAS 潛伏時間。 ) \& q( } n) P! q y8 h0 d
頻寬的些微影響/ 穩定度的大影響。DFI 建議設定︰ 1.5，2，2.5，和3。(設定值小 = 效能高) 6 B0 l/ J0 V( u/ V7 ?
2 L* v0 O1 G9 T) i, R
A- g+ ?4 z" C& c c9 mRAS# to CAS# Delay(tRCD)
* l) q) C5 z% N3 x* i# G3 ~8 d" g! {/ ^' c
, E1 L6 S2 w5 k$ ]5 `. _$ n# A# D
Settings = Auto, 0, 1, 2, 3, 4, 5, 6, 7.
5 Q. O7 O: t& B. {: y這是大多數隨機存取記憶體公司會拿來做評比的第二個時間參數。 例如，你可能看見ram被評比為3-4-4-8@275mhz。 這裡的第1 個4，在那種情形。
1 Y- M1 D/ L3 o1 V6 |摘錄自︰ http://www.rojakpot.com/
' n2 a0 Y ]9 k1 u( [( K這個BIOS具備的功能允許你去設定在RAS 和CAS 信號之間的延遲。 你的記憶器模組的適當延遲被反映在它時間參數的評價。 在JEDEC 的規格裡，這是在3 或者4 個數列的第2 位數。 因為這次延遲發生每當排被更新或者一個新排被開動時，降低延遲改進性能。 因此，推薦你把延遲降低到3或者更好的記憶性能2。 請注意如果你使用對于你的記憶體模組來說太低的價值，這有可能引起系統的不穩定。 如果你的系統在降低RAS對CAS 的延遲之后變得不穩定，你應該增加延遲或者把它重新設定到被評價的延遲。 有趣的是，增加RAS對CAS 的延遲可以允許記憶體模組以更高的時脈咿D。 因此，如果你遇到意外困難超頻 你SDRAM 模件，你可以試著增加RAS對CAS 的延遲。 ( r- ^ E/ }* C7 u, t. e; {
關於頻寬的影響大/ 穩定性。 為DFI 建議底座︰ 2-5 ----2 產生最好性能，和4-5 產生最好超頻(5通常過度殺傷)。 % ~/ f$ D7 I Q2 a, u
通常便宜的RAM 將不能使用2，並且達到他們的最大的OC。 (設定值小 = 效能高)
& t! x2 Z) y' P0 u
0 H0 x; B6 A U# X6 A! G$ `+ `0 g, h2 U" }+ _
/ S3 Q! X3 l' B3 C n. v# sMin RAS# Active Timing(tRAS) * H" A6 U- m+ z a: u
# t# |1 C7 F" ?8 uSettings = Auto, 00, 01, 02, 03, 04, 05, 06, 07, 08, 09, 10, 11, 12, 13, 14, 15. 1 C+ Q) K/ ?4 o$ |0 D' G, I9 z
這是大多數隨機存取記憶體公司會拿來做評比的第4個時間參數。例如，你可能看見ram被評比為3-4-4 -8 @ 275mhz。 這裡指的是這個8，在那種情形。
; r0 v5 U# F% }' q7 y4 a- P' b摘錄自︰ http://www.rojakpot.com/ ! D; K$ f+ ?6 X8 E
他的BIOS控制記憶空間的最小排活躍的時間(tRAS)。 開動直到時間，這形成一排是的時間相同的排可能被解散。 如果tRAS 時期過長，它會因非必要停用活躍的記憶排而降低表現。 降低tRAS 時期允許活躍的排被更早停用。 不過，如果tRAS 時間太短，可能沒有足夠時間完成爆發轉移。 此降低性能表現而且數據資料可能遺失或失真。 為了性能最佳化，使用你能用的最低的值。 通常，這應該是CAS 潛伏+ tRCD + 2個時鐘週期。 例如， 如果你把CAS 潛伏設為2個時脈週期同時tRCD到3個時脈週期，最佳tRAS價將是7個時鐘週期。 如果你開始得到記憶錯誤或者系統崩潰，一次增加tRAS一個時脈週期直到你的系統變得穩定。 在整個網路上呈現出來這是一很有爭議的時間參數。 一些可以表明00，05，或者10是更快/非常穩定的。 對這個問題來說或許沒有一個正確答案，它全部取決于你的ram。 你通常最需要一好的起點，通常如果/ 全部ram能夠在10 tRAS時能達到他們的最大的OC， 即使其中之一的設定是更快的。 關於帶寬/ 穩定的輕微的影響。 為DFI 建議底座︰ 建議你只使用00，和5-10。 我開始8並且從那裡嬉戲。 (設定值小 = 效能高)
) Y2 G# C. u3 \4 d4 Y1 X/ G+ D
! h( ~# L" v& D5 ^: V- M# [
! E2 ~; I; H+ w, G對頻寬與穩定性有些微的影響
/ k* {0 O- ?& l) O( q1 @, |9 y) e2 X7 D3 d0 G7 B' S
; S3 Q7 H( w& P" T) _' m0 Z% j
Row Precharge Timing(tRP)
( w: ~' u' S4 v0 \7 F
7 u: w$ I6 @" _$ _7 B1 X4 FSettings = Auto, 0, 1, 2, 3, 4, 5, 6, 7
: p. U: ^# p0 S, F* t e' D! N' D& ~這是大多數隨機存取記憶體公司會拿來做評比的第3個時間參數。 例如，你可能看見ram被評比在3-4-4 -8 @ 275mhz。 這是第2 個4，在那種情形下。 7 T: e& x+ L, b
摘錄自︰ http://www.rojakpot.com/ . H& c9 T3 ]3 X* d g0 L
他的BIOS具備有對相同的DDR 設備指定在連續的活動指令之間的最小時間。 更短的延遲，下一個儲存排可能被更快速的啟動來作讀或寫。 不過，因為記憶體的排被啟動需要很多電流，使用短的延遲可能引起過度的電流激增。 對桌上型電腦來說，建議一次延遲2個循環，因為電流激增其實不是重要的。 使用更短的2次循環延遲的性能好處大過負面的影響。 更短的延遲表明一切一個接一個的記憶體活動將帶得較短一個時脈週期作秀。 這改進DDR 設備讀與寫性能。 只有當有2個循環的穩定問題時，才轉換3個循環。 關於帶寬/ 穩定的大的影響。 為DFI 建議底座︰ 2-4 ----2 產生最好性能，和4-5 產量overclocking(5通常重複擊中)什麼時候的最好穩定。 許多RAM 將不能使用2，並且達到他們的最大的OC。 (設定值小 = 效能高) & q+ m8 S4 I2 O. `4 A ?
H1 v) M% V5 e* F7 Q! |; H( i, Y- ]) k1 y8 T' ~
) f* q0 a6 _/ B" g6 b! m- k
Row Cycle Time(tRC) ) b; U7 F6 m. m$ v
K& P) h& {" v& x' D `Settings = Auto, 7-22 in 1.0 increments.
! _1 [- Z [) x" E* d9 i d/ \摘錄自︰ http://www.rojakpot.com/
0 K4 {3 i4 M* S他的BIOS具有控制記憶模組的排週期或者tRC。從儲存排起動到預先執行，儲存排的周期取決於一儲存排完成整個循環的最小時脈週期數，。 和公式有關，排週期(tRC) = 最小排活躍的時間(tRAS)+ 划船precharge時間(tRP)。 因此，在確定排週期之前找出tRAS 和tRP 參數是什麼是重要的。 如果排週期太長，它能因在一個完整週期之后不必要耽誤而延遲一新排的啟動。 降低週期允許一個新循環的排更早開始。 不過，如果排週期太短，在一個活耀的排充分的被預先執行前，一個新循環可能已經被起動了。 當這發生時，可能造成數據損失或者混亂。 根據tRC = tRAS + tRP 公式，使用你能用的最低值來達到最佳的性能。 例如，如果你記憶模組的tRAS是7個時鐘週期並且它的tRP是4個時鐘週期， 然後排週期或者tRC 應該是11個時鐘週期。 不過，如果排週期太短，再一個活耀的排充分的被預先執行前，一個新循環可能已經被起動了。 當這發生時，可能造成數據損失或者混亂。對頻寬些微的影響/ 穩定性。 為DFI 建議底座︰ 7 產生那些最好性能，15-17 產生最好穩定/超頻。 22是過度傷害。 從16開始，並且從那裡開始向下嘗試。 7對於一般記憶體來說太免強了。 記得tRC = tRAS + tRP 公式。 (設定值小 = 效能高) |
|
IP卡
狗仔卡
发表于 2006-1-3 17:35
显身卡
楼主
QQ好友和群
收藏
分享
好贴
烂贴
提升卡
置顶卡
沉默卡
喧嚣卡
变色卡