EE Times报道安藤2双核Montecito将7月发售

hopetoknow2

EE Times报道安藤2双核Montecito将很快发售
http://www.eetimes.com/news/late ... articleID=189601970

小问题：
不知道将来的安藤Tukwila和Poulson，是否会开始引入Trace cache？

elisha

话说这频率，怎么越来越低了

Prescott

原帖由 hopetoknow2 于 2006-6-28 08:13 发表
EE Times报道安藤2双核Montecito将很快发售
http://www.eetimes.com/news/late ... articleID=189601970

小问题：
不知道将来的安藤Tukwila和Poulson， ...

没必要trace cache吧？EPIC指令估计比trace cache中的还规整。

hopetoknow2

原帖由 Prescott 于 2006-6-28 17:43 发表

没必要trace cache吧？EPIC指令估计比trace cache中的还规整。

这种Trace cache存放经过前端处理的指令，但是又和以前的I buffer不同

我想起Ti的VLIW DSP中加入的Software pipeline loop buffer.  虽然它们并不是一样的。

FENG950

原帖由 potomac 于 2006-6-28 18:32 发表
不知道这次intel能把SMT做到多少效率？:sweatingbullets:

应该是性能吧，要说效率HT就很高了，才付出那一点点代价。