Intel最新Atom处理器大揭露…… （AnandTech，独家中文）

itany

  地址：http://www.anandtech.com/cpuchipsets/intel/showdoc.aspx?i=3230&p=1
  为了便于反感鸟语的人士也来看看，以下是中文节略：

  Silverthorne处理器加上Poulsbo芯片组组成Menlow平台，是Intel为MID（移动网络设备）全新打造的系统平台。其中，Silverthorne处理器作为和Merom完全指令集兼容的处理器，试图平衡性能、功耗和造价。
  下面是Silverthorne的微架构框图：

  Silverthorne采用了16级顺序执行的流水线，换言之，该处理器只能够按照程序中既定的顺序来执行指令，而不能像Core2一样，动态的重新调整指令执行的顺序以便达到指令级别的最大并行度。Silverthorne通过牺牲指令的并行度，将大大简化处理器的结构，降低功耗，当然性能的牺牲也需要通过软硬件的其它手段来弥补。由于Silverthorne没有能力充分利用过多的执行单元，Intel尽量归并了执行单元，SIMD指令（也就是SSE）、FP（浮点）、整数乘除将放在相同的单元上执行。
  Silverthorne处理器将含有HT技术，这是在P4时代之后超线程技术回归的开端。Silverthorne处理器每周期可以发射两条指令，但是在实际执行x86指令的时候，绝大多数情况下每周期只能执行一条，这样能够同时执行两个线程的指令将对充分利用处理器的执行资源大有裨益。由于Silverthorne的g功耗限制，不大可能做成无力双核心，这样HT技术的引进，将使得Silverthorne能在现今多线程化的趋势当中乘风破浪，达到更好的效能。
  在软件方面，由于顺序执行将代码调度的复杂性从处理器本身推给了编译器，因此Intel在编译器上下了很大的功夫。对于Silverthorn来说，可以执行所有的x86二进制代码，在有编译器优化的时候性能更佳。
  下面是Silverthorne和老PM、Penryn的比较：

	Intel Core 2 (Penryn)	Pentium M (Dothan)	Silverthorne
L1 指令缓存	32KB	32KB	32KB
L1 数据缓存	32KB	32KB	24KB
L2 缓存	6MB 24-way	2MB 8-way	512KB 8-way
流水线长度	14	12 stages	16 stages
x86 译码能力	1 complex + 3 simple	1 complex + 2 simple	1 complex + 2 simple
最大译码速度	4+1	3	2
发射端口	6	5	4
浮点单元	1 FMUL and 1 FADD 1 FSTORE and 1 FLOAD	1 FMUL or FADD	1 FADD and 1 FMUL/SSE
SSE 单元	3	1	1
整数单元	3	2	2
制造工艺	45nm	90nm	45nm
管芯尺寸	107 mm^2	84 mm^2	25 mm^2
晶体管数量	410M	170M	47M
发布时间	2H 2007	2H 2004	1H 2008

  Silverthorne在很多方面和90nm的PM（Dothan）是相当的，但是总体来说肯定是不如Dothan。因而性能会落后于Dothan，并且幅度不会大，仍然能够保证竞争力。
  Silverthorne的顺序执行将会对内存访问的延迟更佳敏感。当所需要的数据没有在缓存中时，乱序执行只需要把指令执行的顺序调整就能避开卡住的指令，但是顺序执行的化，就只能等到数据从内存里边读出来了。Silverthorne没有集成内存控制器，这样情况变得糟糕，所幸的是，他有一个大缓存：32KB的L1指令缓存和24KB的L1数据缓存，8路关联的512KB L2缓存，和Core2 比较相似。然而，Penryn的缓存采用6晶体管一位的SRAM，Silverthorne采用的是8晶体管一位，缓存占用的管芯面积更大，然而工作电压更低，功耗更小。
  Silverthorne使用了和P4一样的四倍速FSB，工作在400MHz或者533MHz。
  Silverthorne的流水线是16级，比较长，尤其是对顺序执行的处理器来说，这主要是为了拉升工作频率，加上45nm工艺，工作频率可以拉到1~2GHz。Intel表示，Silverthorne能够提供和Dothan相比有竞争力的频率和性能。在ISSCC会议上，Intel表示，Silverthorne的性能和UMPC基本相当，也就是1G的Core Solo的性能。
  顺序执行对于Intel来说很有意义。将Penryn降频降压，能够得到在1G频率下3W的功耗，但是为了进一步降功耗，需要顺序执行，特别是达到空闲时mW级别的功耗。Intel宣称，过去五年看“乱序执行”，未来五年看“顺序执行”。
  Silverthorne前所未有的模块化，除了9%的电路是重新设计的，剩下的都是从标准电路库中提取的。模块化将带来灵活性和更快的上市时间。Intel研发Silverthorne 4年，在其基本型号上市之后，可以根据消费电子和嵌入式的要求增删相应的逻辑单元来满足不同的须要。
  SIlverthorne将比现在的Core2更省电。Silverthorne具有和Core2相同的C6休眠状态，并且由于模块化，分为205个逻辑单元，可以根据需要关闭不需要的单元的时钟信号。然而在功耗，特别是待机功耗上，ARM仍然有优势。对于像Silverthorne这样的顺序执行处理器来说，可以更佳扁平的构造时钟分布的树结构，能够大大减少信号分布所消耗的功耗。
  Silverthorne的频率-电压-功耗如下：

  Silverthorne的TDP为0.6~2W，在2.0G情况下，电压1.0V，功耗2W，温度90度。一般的手持设备运行的频率会比较低，以降低功耗。
  从安腾和Op的年代开始，维系x86体系的代价看起来并不大，为了达到某些目标而试图推翻x86并不值得。通过制造工艺上的优势和x86兼容性，Intel已经在服务器市场上取得成功，现在Intel要把它推进到ARM的地盘。比如iPhone，跑和其他产品一样的Mac OS X，但是就因为不是x86，不得不付出更多的成本。然而现在在集成度、尺寸、功耗上，像iPhone这样的产品还没办法采用Silverthorne，还要继续ARM。Silverthorne的继任者，Moorsetown，也是基于65nm工艺，将集成内存控制器和图形单元，将在2009年出现，因为现在Intel的集成内存控制器和图形单元还没有准备好。尽管这样，要和ARM分庭抗礼，要等到32nm工艺。目前Silverthorne更主要的目标是UMPC市场。也就是说，到2010年，这场Intel和ARM阵营的火拼才会好戏上演。

[ 本帖最后由 itany 于 2008-3-3 18:42 编辑 ]

ylpandj

:lol: :lol: :lol: my girl```
很黄很暴力，以后用上这手机，外出旅游或在车上打打WAR3还是不错的:w00t):

ITANIUM2

吹毛求疵下
功耗还是有些大:devil:

shike_cuke

性能很是厉害,,,,,,,

Jason21

技术帖要顶！B)

twfox

:loveliness: :loveliness:

itany

汗，看的人多，顶的人少……
唉

明镜止水

:w00t): 进来支持支持/.

zitar

不知道性能几何？

花泥

只关心PI几秒？

eiceman

功耗大，不MMU，目前不能从ARM手里抢多少份额:loveliness:

lzy24

这种帖目前火不起来:shifty: :sleeping:

烦着呢

手机用这么强大的U。。需要什么电池和闪存。。

itany

Atom发布了，自己顶一下……

bblovemm

发布吧。。。。功耗敢再低点么？。。。。

Boxfish

可怜的VIA C8:crying: :crying:

flymop

以后手机也要跑PI和MARK了