Intel Nehalem Die-Shot

sxs112

即將在上海舉行的IDF(Intel Developer Forum) ，率先展出了Quad-Core Nehalem的Die-Shot ，對比為一塊錢的歐元







computerbase.de

ITANIUM2

IDF明天开始是吧  ::D

sxs112

原帖由 ITANIUM2 于 2008-4-1 21:20 发表
IDF明天开始是吧  ::D

明後兩天的樣子

itany

看过了Atom的管芯，再看Nehalem觉得，真的很大……

itany

Intel Nehalem处理器核心近距离展示

驱动之家[原创] 作者：上方文Q 编辑：上方文Q　2008-04-01 23:10:00 108 人阅读 [投递]

2008年春季IDF论坛即将在上海开幕，Intel提前放出了下一代45nm Nehalem处理器的核心实物。 此番展示的代号“Bloomfield”的四核心版本，集成多达7.31亿个晶体管，但由于采用了先进的45nm工艺，因此核心面积并不大，只有大约265平方毫米，甚至比一枚欧分硬币还要小。 另外还可以清楚地看到四个内核并列排在一起，而且看出这种四核心仍是由两个原生双核心处理器封装在一个硅片上而来的。

我都快疯了，这年头IQ真的没有最低，只有更低么？！！

ngzhang0

我没看出接缝啊？明明是原生4核心的。

gzXW

原帖由 itany 于 2008-4-1 23:19 发表
Intel Nehalem处理器核心近距离展示驱动之家[原创] 作者：上方文Q 编辑：上方文Q　2008-04-01 23:10:00 108 人阅读 [投递]2008年春季IDF论坛即将在上海开幕，Intel提前放出了下一代45nm Nehalem处理器的核心实物。
...

:w00t): 不得不服

frankincense

原帖由 ngzhang0 于 2008-4-1 23:21 发表 我没看出接缝啊？明明是原生4核心的。

中间的北桥部分看上去很像是分割两部分核心的胶水:p

itany

难道这个看起来就很“原生”么？

aibo

不知道这玩意儿会比肉快多少

itany

[6楼] 游客 2008-4-1 23:38:48

我到，。。。明显一个die上的，小编错了

58.41.10.* [回复本帖] 支持(3) 反对(0)

[5楼] 游客 2008-4-1 23:36:34

一块硅片出来的呀，还两块。 上Q能看胶水？无逢连接？

116.19.245.* [回复本帖] 支持(0) 反对(0)

[4楼] 游客 2008-4-1 23:32:21

尼哈勒姆是原生的....小编白 痴到极点了

59.53.222.* [回复本帖] 支持(3) 反对(0)

[3楼] 游客 2008-4-1 23:26:32

仍是由两个原生双核心处理器封装在一个硅片上而来的。 ???????这可是真正的原生四核,不懂就不要装懂

125.15.17.* [回复本帖] 支持(0) 反对(0)

itany

原帖由 aibo 于 2008-4-1 23:56 发表
不知道这玩意儿会比肉快多少

hopetoknow 初级会员

66# 发表于 2008-3-22 20:47    只看该作者  |  个人空间  |  发短消息  |  加为好友 [广告] 盈通神秘96GT游戏高手版超特惠团购即将开催-报名中 | 仅卖4500的9800GX2，七彩虹iGame显卡特惠团购活动-进行中 --> 今天比较高兴 谈一下近期英特尔披露的信息里，可提取一些比较受关心的话题： 1.nehalem的效能与功耗效率相对上代的提升幅度有多大？  英特尔承诺是提升可观，具体幅度约相当于CORE2对比Dothan(90nm Pentium-M)的提升。 2.nehalem是基于CORE2发展而来，而nehalem的分支开销将低于CORE2。如此看来nehalem分支预测性能进步很大或流水线长度变化较为有限。 3.nehalem的同时多线程效率？ 英特尔承诺是大约提升20-30%。 4.nehalem的乱序执行能力得到进一步扩大，例如：重排序缓冲区(ROB)提升33%由96提高到128。 而保留站RS的容量也将扩大(猜测由32提高到48)， 并暗示LODA/STORE BUFFER的容量也将扩大(猜测LOAD BUFFER由32提高到48，STORE BUFFER由24提高到32)。 而LOAD-STORE调度能力会得到进一步改进。 5.多级缓存：L1D 32KB， L1I 32KB， 而L2延迟极低，容量256KB， L3 8MB。 (有些安腾IA64的影子？ 安腾L2就是256KB，而L3很大)要是如此看来，集成内存控制器就有点多余。可能是因为FSB的带宽有些小吧？若FSB带宽低于3通道DDR3，跑内存带宽型应用还是受到了限制的。 看了核心大图，有点个人猜想， 32KB的L1I似乎是2X16KB，双前端有两个指令缓存，一个线程分配一个16KB的L1I；  或者说对于单线程软件，其看到的nehalem是16KB的L1I指令缓存， 32KB的L1D数据缓存， 256KB的L2， 8MB的L3。 6.点对点QPI(CSI)接口：QPI链路带宽的速度6.4GB，系统总带宽可达25GB。 可靠性自适应能力强，自我维护性很好， 甚至可以热插拔。

[ 本帖最后由 itany 于 2008-4-2 01:07 编辑 ]

Jason21

驱家的小编很娱乐:lol:

鲁爾

:lol: :lol:

ITANIUM2

原帖由 少年包青天 于 2008-4-2 08:06 发表
intel好像没有出集成3通道MC，集成pcie，集成4个QP的全规格nehalem的计划？
总是要这里少点，那里缺点的。。

那个是4路的，这次展出是双路的

Prescott

原帖由 少年包青天 于 2008-4-2 08:06 发表
intel好像没有出集成3通道MC，集成pcie，集成4个QP的全规格nehalem的计划？
总是要这里少点，那里缺点的。。

有PCI-E就没有QPI，这两个本来就没有必要共存。其实单路桌面系统中，就没必要有QPI。

Prescott

原帖由 少年包青天 于 2008-4-2 10:16 发表
intel南北桥mch ,ich之间是什么总线？是不是叫什么hublink?如此老迈落后的玩意还要继续生存下去么？不能用lanes少点的QP代替么？既然出了QP，就用它担当一切芯片互联。向amd学习学习！

补充一个问题，集成的MC和p ...

现在南北桥之间是DMI（Direct Media Interface）啊，本质上就是一个x4的PCI-E，2GB/s足够用了了吧，lane也足够少了。QPI的设计就不是给这种低速的，对延时要求不高，又没有复杂高层协议的互联使用的。杀鸡何必用牛刀？桌面处理器搞个QPI除了增加系统成本之外，又有什么好处？

PCIE本来就沿用原先的PCI高层协议体系，这样所有的软件都不需要做太大的改动，从系统的角度看起来，PCI-E设备和PCI设备本来没什么区别，只不过物理连接方式改变了

PCi-E和MC既然统统on-die，又何必有什么QPI？Nehalem桌面版处理器对外只有一个DMI和一个PCI-E，主板上只有一个PCH（基本上就是原先的ICH），主板成本可以低到极致，技术门槛也低到极致。399/499的主板应该是主流了。

Larrabee还早，明年这个时候吧，现在只能画饼。就通用处理来说，Larrabee很好很强大那是毋庸置疑的。G35/45等等GMA系列的东西和Larrabee完全不是一回事情，他们之间只有TMU是一样的。

好好看下下面两张图吧，这种架构对主板厂商和第三方芯片组厂商都是噩耗。我严重为微星之类的厂家担心，看好Onda :lol:




[ 本帖最后由 Prescott 于 2008-4-2 11:09 编辑 ]