Intel新一代silvermont atom曝光

huangpobu

xf-108 发表于 2013-8-30 22:39
那cache面积还是比HT大多了。而且cache容量大小并非唯一关键，带宽延迟的重要性是几乎同等的。
至于卖点 ...

面积大小的比较不是你这样看的，绝不是用SOC做分母。

我没有找到silvermont的，找一张一代core i7的凑个数，这个图用来推测Silvermont肯定不准，拿这个图只为做个感性说明。


我们都知道设计时的核心面积是给定的，而HT跟乱序调度的核心面积开销差不多，那么来看看乱序调度有多大面积。

整套乱序执行的逻辑包括左上角的那个大块，还有下方的寄存器重命名一部分，分支预测单元也沾一点。你看看这总共加起来有多大。乱序调度除了推高功耗和设计复杂度之外，另一大劣势就是推高核心面积。Silvermont的估计是，如果加入HT，所花费的面积会跟乱序有一拼，这个问题有多严重，可以自己掂量一下。

再次强调这张图只为做一个简单比较，i7的OoO窗口很大，但SMT只有2-way，因此看起来HT占得面积很小，而在与ARM拼杀的战场上，性质就完全不同了。OoO窗口不大，整个核心面积不大，所以HT占得就很多。花这么大的面积去做HT，还不如花在OoO窗口上去进一步提升单线程性能，或者去加大L1的大小。

所以问题不在于加上HT影响多少SOC面积的问题，而在于如果加上HT，整个Silvermont核心的前端会变得极度臃肿畸形的问题。这是从面积而言，不过我想了想觉得设计复杂度的问题比面积更重要。应该说设计复杂度的影响更甚于面积。