关于多DAC并联的一些问题，请高手解答

HerculesVR

不过 一般FPGA 还是少有 那么贵的

zifzhu

原帖由 HerculesVR 于 2007-12-11 20:39 发表
5 b) A. v3 z' ]5 N& G+ Idigitech 属于比较垄断的行业 所以能有一些暴利，呵呵，不过这个毕竟不是FPGA  嘎嘎

军队里面都是国家包的··哈哈 好吃好喝··我没去过 不过听说都是不错。

不过我想底层军事单位不怎么样的··

5 O; j0 ~; [5 [) p
. Z7 t/ U" |. ]晕，digikey是经销商而已。

Altera和Xilinx是最大的FPGA厂商。

ep2s开头的都是Altera的高端系列stratix ii的。就像奔腾和赛扬的区别。除了ep2s15和ep2s30，其它的stratix ii器件都要1k usd以上了。

Altera要出stratix iii了，打算到时候咬咬牙买一个stratix iii的开发板去。

HerculesVR

digikey  不是 digitech···

zifzhu

你说不是FPGA来着:wacko:

那digitech是什么？？？

HerculesVR

我以为是digidesign  就是做 pro tools的哪个··呵呵 不是digitech 效果器那个·· :loveliness:

酷风

原帖由 Timme 于 2007-12-11 19:04 发表
5楼的其实是串联不是并联...

) M& G" W% V* V# |5 L2 b怎么我看来看去都觉得是并联？:o

gz0921

原帖由 zifzhu 于 2007-12-11 19:40 发表
FPGA和CPLD还是有很大的不同的。不只是规模上，而且是功能上的。比如PLL，on-chip-ram等等。
. {0 o' c  v1 g& ~4 I/ A从DAC扯FPGA上了:w00t):
- K  E4 i! }5 d2 l/ A" u4 b
: |! ^2 r5 A5 w# p6 S  r2 a; H( w- R1 {+ XDSP的话，现在FPGA还不能和传统的DSP抗衡，便宜的性能上不够，而性能够用的又太贵。动则上千 ...

# H) m- g, Q8 @+ i呵呵，看来你还是没怎么做过啊~
我这里传统DSP已经不怎么用了，现在全用FPGA做了。
# P4 N7 Q3 u$ v/ m9 n* {& b而且开发流程已经非常成熟了。从算法的高层次仿真，到转变成代码仿真，再到器件实现，很顺溜的一套流程。
% C/ M) Q3 \# t: x3 I而且，EP2S对消费类的东西来说太贵了，但是对工业产品来说，成本仍然可以接受，另外谁说用FPGA做DSP就非要EP2S不可，
EP2C系列大容量的和EP3C系列都可以用的，而且我都在用~

有些东西没做过就觉得很神秘，其实实践一趟下来就明白了，其实就那么点事~

& E  l9 p2 Y1 P; [. h4 W, b0 r回到声卡上来，就这个17bit数据MSB做选通信号，剩下16bit送给不同的DAC这个，就这么点功能，再算上DAC串行总线的接口部分的逻辑，用一个EPM570器件的话，可能50%都用不了~

HerculesVR

不过有时候需要做数学计算很多使用DSP 协助一下好··呵呵

6 J4 @9 Z- S  z; s( O) a) M: {比如 用FPGA 去写一个字长好长的 混响效果器，真够FPGA受的·

不过blackfin是个不错的“杂种":loveliness:

zifzhu

原帖由 gz0921 于 2007-12-11 22:43 发表
$ w, Y$ v4 s0 M" G
, B6 _7 n, g8 m& U
呵呵，看来你还是没怎么做过啊~
我这里传统DSP已经不怎么用了，现在全用FPGA做了。
而且开发流程已经非常成熟了。从算法的高层次仿真，到转变成代码仿真，再到器件实现，很顺溜的一套流程。
而且，EP2S对消费 ...

0 q4 Q& \$ _# Z:ph34r:  

1 X4 V9 q4 ^* r& o3 N) {8 r  S- S& gXD。)_)Stratix和Cyclone为什么价格差那么大。DSP性能是其中很主要的一个原因。说白了，DSP性能的强大就是stratix的主要卖点。Cyclone连个ALM也没有。要做DSP的话性价比还没有stratix高。
% b! ?6 c5 K9 e! H" L再说就cyclone的dsp性能，随便找一个常规dsp来就可以了，还便宜的多。而stratix的dsp性能是现在常规dsp所不能达到的，只能用FPGA。否则谁想来惹这个麻烦事，还花那么多钱，不是没办法吗。我还是很少有听谁说用FPGA做DSP很方便的。我反正对FPGA来做DSP很头痛。连碰都不想碰。

zifzhu

原帖由 gz0921 于 2007-12-11 22:43 发表
( D3 J) A, V2 T8 ?/ v3 p

呵呵，看来你还是没怎么做过啊~
; u6 g; |" w+ K. z* D6 ~我这里传统DSP已经不怎么用了，现在全用FPGA做了。
6 e: N3 V. B  \1 n: h/ w而且开发流程已经非常成熟了。从算法的高层次仿真，到转变成代码仿真，再到器件实现，很顺溜的一套流程。
  H! g! w1 g8 V" F/ f5 Y# t; W而且，EP2S对消费 ...

再说，要截也不能截MSB啊。只能截LSB。
( b/ |. r" T6 I1 x5 M6 H( I! C7 Q9 `截了MSB要做什么？正负电源？差分？
" k. \7 s6 x  p1 c交越失真怎么办？Vbias怎么设？
4 W2 g" L% h6 I) l/ t9 D弄个0.1v的交越失真。出来的简直就不能叫声音了B)

gz0921

我说这个是因为我实际做过，没实际做过就不要妄下结论～
7 S1 a4 ^; h6 t* @# q失真做到0.1V，呵呵，那是人做出来的东西吗？