担心Intel垄断的朋友们可以放心了，AMD也可以放心的去了……

柯德唐志

原帖由 agooday 于 2008-1-28 16:21 发表
PCI整天就出些这样的帖子是不是太丢脸了？

AMD整天出垃圾产品 更丢脸:w00t):

Edison

原帖由 UCBerkeley 于 2008-1-29 23:33 发表
C8难道不是VIA收购地CPU团队研发出来地？:w00t): 即使有核心成员离职了，实现x86的核心技术也留下来了
增加乱序执行就是改改CPU的控制逻辑，比起重新设计x86的CPU Core工作量要小得多，所以VIA的CPU的含金量远不如龙芯，更不如AMD:lol:
最重要的一条：乱序执行的方法不是VIA提出来地:lol:

功耗和架构有一定关心，但是只有在ASICs设计中才能明显体现，对于通用CPU来说，工艺才是降低功耗的王道。
C7到C8的改变远没有Prescott到Dothan那么大，加个乱序执行来提高流水线执行效率远没有减少流水线，增加Cache来得彻底(_(

1、在x86上采用乱序绝对是非常重要的飞跃，历史上的第一枚乱序执行+推测执行x86处理器就是VIA收购的Cyrix实现的，即6x86，而非Intel。
2、你认为的改改CPU的控制流逻是重新设计CPU工作量小得多的说法完全错误，x86作为一种本质上没有固定标准（例如MPIS、PowerPC都有各种版本白纸黑字的架构标准）的CISC ISA，要做到乱序执行是非常困难的事情，更何况实现乱序执行、乱序内存Load本质上已经是修改CPU core。
3、Prescott到Dothan，从微架构演进来说实际上一种倒退，只有连基本微架构知识都没有的人才会说将其与C7->C8相提并论，Intel历史上能与C7->C8相提并论的只有Pentium->Pentium Pro。建议你还是看看"Computer Architecture - A Quantitative Approach"等基本的入门教材再说吧。

UCBerkeley

原帖由 Edison 于 2008-2-1 21:03 发表


1、在x86上采用乱序绝对是非常重要的飞跃，历史上的第一枚乱序执行+推测执行x86处理器就是VIA收购的Cyrix实现的，即6x86，而非Intel。
2、你认为的改改CPU的控制流逻是重新设计CPU工作量小得多的说法完全错误， ...

1. 第一个引入乱序执行的处理器是IBM的Power 1（即使是RISC），所以乱序执行的是IBM提出并实现的:lol: ，不是VIA/Cyrix的创新，更不是C8（Centaur Technology） 的创新（当然在C8上实现乱序肯定比那个6x86要复杂)
2.重新设计CPU CORE的工作量>>修改CPU Core，C7到C8的改进对于VIA/Centaur Technology来说算是个飞跃，但是对通用CPU业来说，算什么呢?:whistling: 而且C8如果没有65nm工艺的话功耗将会是怎样的一个水平？(_(
3.这一点说实话根本没去了解Prescott到Dothan具体架构的改变，只知道Dothan相对降低了流水线的级数，相应的微操作结构也应该有所改变，不知道IPC水平如何，应该比Prescott好点，因为misprediction和Cache Miss的penalty比Prescott小很多，当然在相同工艺下，流水线越深可能每个pipeline stage的执行延迟会小点，可以运行在更高频率。至于prescott到Dothan的倒退体现在哪，不清楚:sweatingbullets: ，CAAQA是研究生用的书，还没看啊，入门级的？至少对我来说不是:loveliness:
再次重申: C7到C8的改进对于VIA/Centaur Technology来说算是个飞跃，但是对通用CPU业来说，算什么呢?:lol:(Pentium->Pentium Pro的飞跃，是上个世纪PC处理器从有序到无序执行的一次飞跃，C7到C8呢？现在是2008年了:lol: ）

BTW: 对x86历史了解的可真是肤浅，今天学习了，Thank you very much:thumbsup:

[ 本帖最后由 UCBerkeley 于 2008-2-1 23:27 编辑 ]

Edison

C8相对C7来说就是重新设计的微体系架构，是截然不同的东西。

Dothan以及现在的Penry其实都是属于family 6即P6家族，而Prescott属于P68（family id为0fxx，prescott是0F41），Conroe相对之前的P6产品来说有点类似于K7->K10。