从GT200 的成品率说点IC 设计的概念，

closeyou

原帖由 beer966 于 2008-6-15 01:25 发表



怎么不说3870没满耗时比8800GT低得多的事实?


有几个人会一使用电脑就满载跑3DMARK直至关机?

长见识了，原来“性能每单位功耗”要按最低功耗和最低性能来算，S3之流的要偷笑了，终于赶上NV/AMD的。。。

tomsmith123

PLL 也是一种模拟电路。
制程用线宽来表示，很多电路，特别是模拟电路，是否适合高制程是很难说的，线宽窄了，相应等效电阻率就高了，数字逻辑电路是不太需要关心阻容感的。
不同制程的tape out 成本也不同，低制程的厂商多，价钱好谈，批量也可以小，这是国内0.13仍然很多人用的关键。

bull

原帖由 tomsmith123 于 2008-6-15 12:00 发表
PLL 也是一种模拟电路。
制程用线宽来表示，很多电路，特别是模拟电路，是否适合高制程是很难说的，线宽窄了，相应等效电阻率就高了，数字逻辑电路是不太需要关心阻容感的。
不同制程的tape out 成本也不同，低制程 ...

"线宽窄了，相应等效电阻率就高了"
你高中毕业了没有？
“数字逻辑电路是不太需要关心容阻感的”
我倒是很好奇 没有时钟的GPU是怎么工作的
时钟质量很差的GPU是怎么跑高频的。
还有 数字电路是怎么不关心阻容感的。

我说 你还是停止装内行算了。

[ 本帖最后由 bull 于 2008-6-15 12:27 编辑 ]

bull

居然有这么一个人 工艺的好坏就看线宽的。
这样的人装内行
太可笑了罢？

tomsmith123

工艺好坏当然不能看线宽这么简单，线宽只是一个标志。
PLL 在数字电路中的功能是做倍频，时钟是数字电路不可缺少的，但是很明显不是数字电路，讲数字电路或者数字逻辑的时候，老师会讲得很清楚。
数字电路的特点就是只关心高低电平，而不关心具体的电压，所谓开关电路就是指数字电路的特性，为什么数字电路抗干扰能力强，也是基于这个原因。
阻容感如果到了破坏数字信号，产生误码率的情况下，当然需要考虑，不过一般逻辑电路无需考虑。
线宽会影响导线截面，单位长度电阻率当然和线宽有关。

Travis

原帖由 bull 于 2008-6-15 12:24 发表

"线宽窄了，相应等效电阻率就高了"
你高中毕业了没有？
“数字逻辑电路是不太需要关心容阻感的”
我倒是很好奇 没有时钟的GPU是怎么工作的
时钟质量很差的GPU是怎么跑高频的。
还有 数字电路是怎么不关心阻容 ...

我想问一下，您是搞模拟集成电路的吧？

bull

原帖由 tomsmith123 于 2008-6-15 12:59 发表
工艺好坏当然不能看线宽这么简单，线宽只是一个标志。
PLL 在数字电路中的功能是做倍频，时钟是数字电路不可缺少的，但是很明显不是数字电路，讲数字电路或者数字逻辑的时候，老师会讲得很清楚。
数字电路的特点就 ...

你重新上高中去吧。电阻率啥时候和横截面积有关系了？
现在的深亚微米工艺 电路的RLC已经非常明显的影响电路的工作频率了

PLL如果就是用来做倍频的 那么设计电路的人是个标准的无知


T0 28楼 这点常识不需要搞IC的人就能知道

这个帖子的我不会再回了。
和楼主这种初中生没有啥讨论的必要

[ 本帖最后由 bull 于 2008-6-15 15:23 编辑 ]

tomsmith123

原帖由 bull 于 2008-6-15 15:20 发表

你重新上高中去吧。电阻率啥时候和横截面积有关系了？
现在的深亚微米工艺 电路的RLC已经非常明显的影响电路的工作频率了

PLL如果就是用来做倍频的 那么设计电路的人是个标准的无知


T0 28楼 这点常识不需 ...

电阻的阻值和导体截面积成反比，和导体导电有效长度成正比，定义单位长度导体的电阻为线电阻率，这是做IC 或者普通PCB 设计中必要的定义，方便计算一定导线的阻值，和高中定义的材料电阻率不是一个概念，这个线电阻率和截面积有关系没有？
PLL 是一种模拟电路，最常见的应用是电台锁频和自动频率捕捉，数字时钟电路中用于倍频而已。
你还有什么质疑的？一起放出来吧？

tomsmith123

对于NV，GT200 已经成功了，升级制程的风险要比直接上55nm小很多。

beer966

坐板凳看tomsmith123的数字电路与bull的模拟电路的概念战..........

末日之刃

倍频可以直接用计数器＋触发器
为何要用那么麻烦的PLL 囧
如果RLC没有关系
CMOS为何比NMOS速度快？(同样的线宽下）
至于电阻率那个问题，只能囧RZ了……

tomsmith123

计数器和触发器很难倍频的。
PLL 是什么呢？理论上PLL 是一种电路，确保比较端信号的频率，相位和输入信号一致，当输出信号经过分频后，进入输入比较端，假设输入为f，输出为fout，那么就有fout=f/n，这个n是分配系数。
计数器是最简单的数字分频器。

tomsmith123

说到NMOS 和CMOS，和半导体的速度，这主要是分布电容决定的。
数字电路设计不那么关心RLC，是从逻辑角度，RLC 和逻辑关系不大，要从传输的性能，比如扇出系数，你说和RLC无关吗？

katerren

继续看2位PK

UCBerkeley

觉得GT200的良品率问题更多还是TSMC工艺本身的问题，nvidia的设计能力是毋庸置疑的，而且既然sign-off的设计一般来说是不会对良品率有什么影响的，除非TSMC提供的工艺参数不够好，那也没办法，那么多晶体管，也许只有Intel这样从工艺就由自己设计的公司才能做的更好。

BTW：BS数字和模拟都没分清的BC就来乱喷。。。

tomsmith123

做后端的时候，人和厂商是很密切的，看厂商配合的力度了，在TSMC 做第一批，总有一个心理准备的，良品率会很可怕。
从某种角度，GT200 的良品率，现在已经是奇迹的高了。

UCBerkeley

所以说nvidia这次就没ATi聪明，4870一片就是中端，两片就是高端，即使按两片的良品率也能达到50%，也许这次nvidia可能更看重GT200的战略意义，哈哈。

tomsmith123

即使升级过制程，GT200仍然会良品率偏低，但是NV 可以不在乎，这是有钱和没钱的差别。

末日之刃

原帖由 tomsmith123 于 2008-6-15 17:03 发表
计数器和触发器很难倍频的。
PLL 是什么呢？理论上PLL 是一种电路，确保比较端信号的频率，相位和输入信号一致，当输出信号经过分频后，进入输入比较端，假设输入为f，输出为fout，那么有fout=f/n，这个n是分配系 ...

我是来补贴的，心情不佳，懒得多说了……