从GT200 的成品率说点IC 设计的概念，

tomsmith123

我做IC 属于客串，主业还是HPC。

tomsmith123

FPGA 可靠性低，很多时候是同步问题，累计相差，门延时，在逻辑上不容易看，但是累计到一定程度就出现了。

zmw_831110

原帖由 tomsmith123 于 2008-6-15 22:47 发表
FPGA 可靠性低，很多时候是同步问题，累计相差，门延时，在逻辑上不容易看，但是累计到一定程度就出现了。

所以才需要时序约束,时序逼近

FPGA可靠性完全看你的设计是否可靠

前仿后仿,逻辑分析仪

tomsmith123

做后端的时候，很讨厌的问题就是做FPGA 仿真发现不了的问题，甚至电路方针都无法发现，只能流片后发现了。
和软件工程差不多，问题暴露得越晚，修复的成本越高；芯片复杂度越高，潜伏的问题就越多。

正版彼岸花

支持，而且是不间断的。

skywalker_hao

在夏威夷召开的超大规模集成电路技术研讨会上，来自Intel的Rajesh Kumar透露了一些有关Nehalem处理器的消息。

Kumar首先给出了一些带宽数字：Nehalem处理器间带宽可达25GB/s，内存带宽则能达到32GB/s，“都是(Intel)当今最好产品的大约3倍”。为了达到这种高带宽，Intel引入了一种名为“低抖动时钟”的技术，可以“在部分情况下将频率的不稳定性减少一个数量级”。

Kumar还谈到了Intel是如何将Nehalem架构跨平台部署到桌面、笔记本和服务器上的。他说，Nehalem的所有内部模块，包括处理核心、内存控制器、I/O界面，都运行在非耦合(decoupled)状态下，因此Intel可以独立地调节它们的频率和电压。这当然不是Intel的首创，不过Intel的新意是在各种模块之间使用了一种同步界面。异步界面会带来更高的延迟和不稳定性，“测试五套不同的系统就会得到五个不同的结果”，而有了同步界面，Nehalem的内存缓存延迟要比现有产品小得多。

最后Kumar还提到了Nehalem的自适应频率发生系统。基本上，Nehalem会根据实际功耗在每个循环内调整自己的频率，结果就是可以在特定电压提高频率，或者在特定频率下降低电压。不过，Nehalem没过几个循环就会对不同的时钟频率取平均值，因此从外边看，“任何时候的频率都是固定的”。

fiddlefiddle

显卡嘛
大部分还是数字电路
fab提供的模型足够好设计上没有太大难度
良品率要看fab的

fangshangxia

PLL应该算是模拟电路吧,至少在我们公司是由模拟工程师来设计的,对于模拟IC老外有些还停留在0.6um,PCM1704的性能不单是电路设计的优越,更多的在于很多补偿,微调,及特殊工艺的采用,成本高,相对来说国内的IC公司更在意成本优势,所以都在用0.18um,0.13um作模拟电路了

bull

原帖由 fangshangxia 于 2008-6-18 02:34 发表
PLL应该算是模拟电路吧,至少在我们公司是由模拟工程师来设计的,对于模拟IC老外有些还停留在0.6um,PCM1704的性能不单是电路设计的优越,更多的在于很多补偿,微调,及特殊工艺的采用,成本高,相对来说国内的IC公司更在意成 ...

国内公司如果量产出PCM1704等级的东西的话，
会有极大的好处，
第一个，名气出来了。
第二个，公司从此在军队挂号了。可以享受狂多的优惠政策。
所以根本不是什么注重成本，估计是现在根本没有本事去做。