传Intel Nehalem是AMD Phenom的翻版?

flz821028

原帖由 elisha 于 2008-6-25 14:22 发表
AMD继续领先6年

16年还差不多:funk:

feixiong

来不及思考在OCP也发表了类似说法，飞龙的结构设计还是很不错的，要不然Nehalem也不会采用相似的设计，问题出现在AMD糟糕的生产工艺上！！！

以下为引用其发言：
这个新闻纯粹是放P

等着看上海吧

上海的性能至少要比巴塞罗那B3提升20%

蓝锤子漏了一点：K10这个架构受工艺制程严重限制

K10的缓存架构选择的是分离L1+分离式L2+L3+IMC的设计

对于未来的高性能native multi-core处理器来说，分离式L2+整合L3的优势是很明显的。整合L2，如Core2处理器，虽然整体延迟会好过整合式L3，但不如分离式L2。如果出现L1 cache miss，需要访问L2，那么共享L2的延迟肯定会高过独立L2。
而且整合式L2是整个L2的带宽是几个核心共享的，而独立L2可以每个核心都独占L2带宽。后者在多线程环境下明显可以获得更大的优势。

给每个核心一个较小的独立L2，可以保证L2的延迟和带宽，而通过增加L3，又可以保证命中率，加上独立通道的IMC，这样的设计对于未来的多线程环境来说无疑是最优秀的设计，Nehalem采用和K10一样的分离式L2+共享L3+IMC就是K10缓存架构设计前瞻性最好的证明。

不过这个设计在现在并不成熟的多线程环境下难以发挥优势，而AMD落后的工艺制程几乎完全毁掉了K10的这个缓存架构：K10每个核心的L2容量与高端的K8相比甚至减少了一半(1MB-->512kb)，而最关键的是又得不到大容量的L3，这一点是非常要命的。


参考下面给出的cho做的测试成绩，K10在SPEC CINT2000中的几个项目，与core2差距超过500%。vpr、mfc都是最容易出现cache容量miss的地方，K10目前几乎就彻底栽在这个地方上。

[ 本帖最后由 feixiong 于 2008-6-26 11:23 编辑 ]

AMD11

原帖由 feixiong 于 2008-6-26 11:12 发表
来不及思考在OCP也发表了类似说法，飞龙的结构设计还是很不错的，要不然Nehalem也不会采用相似的设计，问题出现在AMD糟糕的生产工艺上！！！

以下为引用其发言：
这个新闻纯粹是放P

等着看上海吧

上海的性 ...

引用阁下的话：“上海的性能至少要比巴塞罗那B3提升20%"
现在流行大跃进么？不怕别人挖坟？:funk:

AMD11

原帖由 feixiong 于 2008-6-26 11:12 发表
来不及思考在OCP也发表了类似说法，飞龙的结构设计还是很不错的，要不然Nehalem也不会采用相似的设计，问题出现在AMD糟糕的生产工艺上！！！

以下为引用其发言：
这个新闻纯粹是放P

等着看上海吧

上海的性 ...

还有：“K10在SPEC CINT2000中的几个项目，与core2差距超过500%。vpr、mfc都是最容易出现cache容量miss的地方，K10目前几乎就彻底栽在这个地方上”
（1）能否给出连接？
（2）能否说说mfc在哪处“最容易出现cache容量miss的地方”？

acqwer

原帖由 AMD11 于 2008-6-26 13:13 发表


还有：“K10在SPEC CINT2000中的几个项目，与core2差距超过500%。vpr、mfc都是最容易出现cache容量miss的地方，K10目前几乎就彻底栽在这个地方上”
（1）能否给出连接？
（2）能否说说mfc在哪处“最容易出现ca ...

SPEC还是要看编译器和系统优化的，而且B2的K10在打开TLB patch时内存性能大跳水，Cache miss的损失当然大，换成B3的要好很多。

http://www.spec.org/cpu2006/resu ... 20071001-02186.html

http://www.spec.org/cpu2006/resu ... 20080317-03785.html
mcf K10大概落后60%。

feixiong

LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highlight=%E7%BC%93%E5%AD%98

[ 本帖最后由 feixiong 于 2008-6-26 14:38 编辑 ]

acqwer

原帖由 feixiong 于 2008-6-26 14:34 发表
LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highligh ...

靠增大L3能不能大幅提高性能，屏蔽一个核心减小L3的压力看多线程的性能下降幅度和线性差别有多大不就知道了，比如说3腿龙。

feixiong

LS的老兄你就直说吧非龙靠增大L3能不能大幅提高性能？

acqwer

原帖由 feixiong 于 2008-6-26 14:52 发表
LS的老兄你就直说吧非龙靠增大L3能不能大幅提高性能？

K10.5如果就是增加L3、拉点频率这点改进的话，估计最多也就是intel的65到45的提升了（不计SSE4）。

[ 本帖最后由 acqwer 于 2008-6-26 15:04 编辑 ]

AMD11

原帖由 acqwer 于 2008-6-26 15:02 发表

K10.5如果就是增加L3、拉点频率这点改进的话，估计最多也就是intel的65到45的提升了（不计SSE4）。

我也支持acqwer的预测，K10仅仅增加L3，综合提升不会超过10%，一般在5%以下。

AMD11

原帖由 feixiong 于 2008-6-26 14:34 发表
LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highligh ...

我单独从你给出的连接中“http://www.itocp.com/viewthread.php?tid=5352&highlight=K10”截出图的一部分，可是我还是不明白，为什么在会差距这么大，虽然是K8与Core 2的对比，而不是K10的，难道mfc的测试中，对intel  CPU进行了SSSE4的优化？这与acqwer提供的差距太大了。

[ 本帖最后由 AMD11 于 2008-6-26 16:38 编辑 ]

AMD11

原帖由 feixiong 于 2008-6-26 14:34 发表
LS的LS，我菜鸟一个，可没有水平说出这种话，以上为引用来不及思考在ITOCP的发言而已！

http://www.itocp.com/viewthread.php?tid=5352&highlight=K10

http://www.itocp.com/viewthread.php?tid=4506&highligh ...

可惜我没有ittop的账号，否则真应该问问“来不及思考”为什么说“vpr、mfc都是最容易出现cache容量miss的地方”这句话，如何得出这个结论。:funk:

superray

原帖由 downdown 于 2008-6-25 12:48 发表
[打][酱油]居然也被屏蔽。。:funk: :funk:

真是每个帖子都有亮点:loveliness:

OCFish

原帖由 acqwer 于 2008-6-26 15:02 发表

K10.5如果就是增加L3、拉点频率这点改进的话，估计最多也就是intel的65到45的提升了（不计SSE4）。

这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这种路线．自然有它的可取之处，除非你觉得这些个人都不如你．

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的，楼上的那个分析很客观我不知道有什么可喷的．抱开宣传手段和无脑枪文Nehalem从现阶段透露的资料来看确实不比Ｋ１０高明多少．那么就从手头现有的东西来看鼓吹未来的Nehalem就等于鼓吹未来的K10或者K10.5。唯一的区别是Nehalem还没出演而K10已经演黄了需要重新排练。自K6以后两家产品基本客观的反映了各方面的客观差距。当然只有FANS才更关注哪家失误了哪家超水平发挥了，不过这一出戏缺了这些因素就没有戏剧性了。


另外处理器发展都是循序渐进的，Core这种构架体现出来的革命性更多的来源于Netburst的失误和K8的不思进取.从结果来反推原因总是相对简单的过程.

elisha

原帖由 OCFish 于 2008-6-26 17:10 发表
这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这种路线．自然有它的可取之处，除非你觉得这些个人都不如你．

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的，楼上的那个分析很客观我不知道有什么可喷的．抱开宣传手段和无脑枪文Nehalem从现阶段透露的资料来看确实不比Ｋ１０高明多少．那么就从手头现有的东西来看鼓吹未来的Nehalem就等于鼓吹未来的K10或者K10.5。唯一的区别是Nehalem还没出演而K10已经演黄了需要重新排练。自K6以后两家产品基本客观的反映了各方面的客观差距。当然只有FANS才更关注哪家失误了哪家超水平发挥了，不过这一出戏缺了这些因素就没有戏剧性了。


另外处理器发展都是循序渐进的，Core这种构架体现出来的革命性更多的来源于Netburst的失误和K8的不思进取.从结果来反推原因总是相对简单的过程.

扣肉比K8也高明不到哪里去，是不是阿

naze

原帖由 OCFish 于 2008-6-26 17:10 发表

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的

1.K10 B2不打补丁与B3只有1%-2%的差距.相比于core2与penryn5%-10%(10%主要针对see4.1的改进)的提高
2.Intel与AMD都是以半导体科技为依赖的it企业.半导体就是其根本命脉与基础
基础半导体研究都没搞好.谈何架构设计
架构设计得天马行空.结果做不出来,那有P用

feixiong

原帖由 AMD11 于 2008-6-26 16:42 发表


可惜我没有ittop的账号，否则真应该问问“来不及思考”为什么说“vpr、mfc都是最容易出现cache容量miss的地方”这句话，如何得出这个结论。:funk:

说实话我看不懂这些图表和具体讨论细节，我是外行，只要知道结论就可以了。引用的资料仅供参考！
另外来不及思考就在本坛，显卡区子论坛的斑竹，你可以和他讨论！

[ 本帖最后由 feixiong 于 2008-6-26 17:44 编辑 ]

kingofmx200

原帖由 OCFish 于 2008-6-26 17:10 发表

这两公司在CPU设计能力上的差距远没有制程来得大,否则A也活不到今天.批判一事物的时候切误搞全盘否定．Ａ要靠Ｋ１０这个构架搞至少２～３年，既然他们的工程师用这种设计他们的高层批准这种方案他们的股东认可这种路线．自然有它的可取之处，除非你觉得这些个人都不如你．

Ｋ１０现在的局面主要是ＢＵＧ和制程造成的，楼上的那个分析很客观我不知道有什么可喷的．抱开宣传手段和无脑枪文Nehalem从现阶段透露的资料来看确实不比Ｋ１０高明多少．那么就从手头现有的东西来看鼓吹未来的Nehalem就等于鼓吹未来的K10或者K10.5。唯一的区别是Nehalem还没出演而K10已经演黄了需要重新排练。自K6以后两家产品基本客观的反映了各方面的客观差距。当然只有FANS才更关注哪家失误了哪家超水平发挥了，不过这一出戏缺了这些因素就没有戏剧性了。


另外处理器发展都是循序渐进的，Core这种构架体现出来的革命性更多的来源于Netburst的失误和K8的不思进取.从结果来反推原因总是相对简单的过程. ...

先记下了...:)

rtyou

楼上某位大侠一直说k10落后不是架构问题，主要是制程等等问题，是不是可以说如果让Intel生产k10会强的一B呀？

rtyou

Afan的新论调诞生了：制程决定论。
k10的设计是无比先进的，但制程比不上Intel，虽然Intel的设计落后很多，但制程强大，所以Intel把AMD给弓虽女干了。

[ 本帖最后由 rtyou 于 2008-6-26 18:24 编辑 ]