关于多DAC并联的一些问题，请高手解答

酷风

在多DAC并联之后，会带来哪些好处？
我记得有人说过并联之后会降低jitter值，除此以外还有其他的影响吗？
1 T' Y+ W; M; |, m( o; V输出的信号强度会不会有变化？
* q6 d* t/ \) b3 m6 F5 r* v我指的是vrms的值，电压在并联之后会不会有所提升

fineday

好处啊，线路比较烂的DAC可以得到更高的信噪比啊、动态范围啊之类:p
# `+ q3 S: w; M( e$ B' m0 h: k, a& O前提是线路比较烂哦～

kim.lee

不懂，来看答案:a)

zifzhu

应该是THD吧。jitter是时序的问题，应该和DAC芯片无关。Vrms也不会有变，并联吗，一个2.6v和一个2.4v并一起不能得到5v的。同样，也不会是2.5。因为不管什么输出级，拉低和拉高的电流是不一样的，而且一般都还相差蛮大的，不过总归会靠近2.5一些，所以多少还是有些效果的。并联就像现在的SLI一样，实在是用了最好的芯片还不够才这样做，7600gt再怎么SLI也比不过8800ultra的。建议还是用一个好一点的芯片就行了。

chairmanai

浅谈音频DAC的特殊用法

二、并联法
并联使用DAC可提高等效比特数，提高转换精度，还原音乐的厚度感和力度感增强，在DAC的其他用法中，也可再施加此法，效果显著，因此它在高档机中获得了广泛的应用。
7 m" u& Y2 U1 u' W& N3 C

7 g4 f  m! O0 m2 p* \3 ~' b# F" q5 J原理见图2（a）所示。n个DAC并联同步工作，将n个DAC输出的电流信号相加，再经过电流/电压（I/V）变换，输出模拟电压信号。
这种方法对小信号处理能力明显增强，等于增加了DAC的比特数。例如，2个18 bit DAC并联后的转换精度相当于19 bit，4个20 bit DAC并联后转换精度相当于23 bit ，而8个20 bit DAC并联后转换精度相当于24 bit，等等。PCM1704等24 bit DAC出现之前，高档数字音响的24 bit转换精度就是利用多个DAC并联方法得到的。
当DAC并联使用时，信噪比、动态范围都会提高，而失真度将会减小，各种误差也被平均化而降低。
例如，对4个性能一致的20 bit DAC芯片进行并联实验，分别对1个、2个并联、3个并联、4个并联的信噪比（SNR）、总谐波失真（THD）、动态范围（DR）进行测试，测试的结果分别见图2（b）、图2（c）和图2（d）所示。
, X6 X% T' ~6 `8 a9 r! m1 \从图2（b）的信噪比（SNR）特性测试图可以看出，随着DAC并联数目的增加，信噪比明显增加，由单个的115.8dB增加到2个并联的117dB、3个并联的119.2dB和4个并联的120.7dB。
从图2（c）的总谐波失真（THD）特性测试图可以看出，随着DAC并联数目的增加，总谐波失真也有降低，由单个的0.0024%降低到2个并联的0.0019%、3个并联的0.0016%、4个并联的0.0014%。
从图2（d）的动态范围（DR）特性测试图可以看出，随着DAC并联数目的增加，动态范围也在提高，由单个的100.5dB增加到2个并联的101dB、3个并联的101.3dB、4个并联的101.5dB。



/ I' i7 y& q9 W$ r8 r详细内容可以去这里看看：
9 ?( S9 h1 E  {1 w& c# ghttp://www.audio-gd.com/audio/two/new_page_18.htm
http://www.go-gddq.com/html/2006-10/407373.htm
% l: [1 ^' W; A" q7 j; m

一生相随

原帖由 chairmanai 于 2007-12-10 16:23 发表
! |! Q6 h" g7 ?+ m- r( s- `浅谈音频DAC的特殊用法二、并联法
& M! N* y5 F1 C( n1 B并联使用DAC可提高等效比特数，提高转换精度，还原音乐的厚度感和力度感增强，在DAC的其他用法中，也可再施加此法，效果显著，因此它在高档机中获得了广泛的应用。
5 |' T9 p. K6 g( V
7 F! a+ Y- S3 Q' w7 m3 Q812271
+ @8 O! y) k5 p6 [+ F原理 ...

audio-gd:rolleyes:
; E0 a6 o( V5 s  A$ m* D* E. j我就是请教了这个老板后才去尝试并联DAC的-_- 他比较空闲的时候还是很有耐性的:shifty:
) j( a, |1 j7 d. \2 e

chairmanai

原帖由 一生相随 于 2007-12-10 04:34 PM 发表

1 [( x' S  K0 p4 ?" haudio-gd:rolleyes:
. ~7 n1 n  p- [' p/ M) C! k4 m: U我就是请教了这个老板后才去尝试并联DAC的-_- 他比较空闲的时候还是很有耐性的:shifty:

/ D) Z* }" `+ u. O! m! p0 A他在土炮界也算小有名气了:lol:

zifzhu

原帖由 chairmanai 于 2007-12-10 16:23 发表
- ]+ @. a% E5 D0 Z) p浅谈音频DAC的特殊用法二、并联法
5 U# u. l5 w7 ^5 \7 G并联使用DAC可提高等效比特数，提高转换精度，还原音乐的厚度感和力度感增强，在DAC的其他用法中，也可再施加此法，效果显著，因此它在高档机中获得了广泛的应用。
8 X  F3 K# ?5 c5 U
2 e( D" L4 j' L5 ]0 a812271
原理 ...

就是搞不懂为什么会提高bit数。信号源就就是那么多bit，DAC哪里去自己加几个bit呢？除非信号源是高bit的，比如20bit。DAC是低bit的，比如18bit。那么信号源就可以分配四个不同的数据到四个DAC后并联取平均值。比如
20bit:    000000000000000001 可以这么分配
18bit_0: 0000000000000001
3 r0 f  h1 v! j7 {. Q18bit_1: 0000000000000000
, s; o3 `) f* ?# V# D+ F" e18bit_2: 0000000000000000
18bit_3: 0000000000000000
这样就是20bit了，因为输入是不同的，所以输入不能并联起来，要做这个动作还是蛮复杂的，除非自己写FPGA来做，现成的IC一般都不会有这种功能。

一生相随

弄的越来越复杂了:sweatingbullets: 还是我的一托锡简单，就这样并了，引用别人的话:shifty: 谁用谁知道-_-

chairmanai

其实提高bit数那一段我也看得不是一般纳闷:sweatingbullets:

flz821028

原帖由 chairmanai 于 2007-12-10 16:23 发表
; Q/ E* V1 d- L4 T$ R! |" k浅谈音频DAC的特殊用法二、并联法
……
3 L3 Q* v: W, k/ k1 C$ X& c……
例如，2个18 bit DAC并联后的转换精度相当于19 bit，4个20 bit DAC并联后转换精度相当于23 bit ，而8个20 bit DAC并联后转换精度相当于24 bit，等等……

7 l: f1 p" K( }9 z鸡蛋里挑点骨头:loveliness:   貌似应该是“4个20 bit DAC并联后转换精度相当于22 bit ，而8个20 bit DAC并联后转换精度相当于23 bit”

酷风

看来并联的好处多多呀！:w00t):

酷风

原帖由 caojy 于 2007-12-10 23:11 发表
: `4 @6 @6 d- x! U: O  g5楼的回答是抄电子报的，还把它的错误一样抄来。

+ R# }% N# T$ z+ a6 M7 [3 c什么错误？能不能说一下？

flz821028

原帖由 酷风 于 2007-12-11 10:55 发表

什么错误？能不能说一下？

3 ^2 w; ?8 H1 P" }  e# X- U6 b貌似就是我11楼说的那个吧？:unsure:

HerculesVR

DAC 电路并联，没有一个好时钟 那基本就是劣化音质···

gz0921

提高比特数其实道理很简单，可以拿两个并联的情况来说明。
7 t( u0 {2 R: l5 J4 h9 J- X
% D; |! \" ?& B  r比如输入信号是17bit的，去掉符号位，为16bit，那么使用两个16bitDAC，用输入数据的符号位做数据选通信号，整数时送给一个DAC，负数时送给另外一个DAC，二DAC输出的参考分别接正负基准源，再用差分运放将两DAC的输出合成，那么就相当于用两个16bitDAC达到一个17bitDAC的精度了。
7 Y2 C- R' a& l5 r! E
依次类推，合并两组这种结构，就有18bit精度～

zifzhu

原帖由 gz0921 于 2007-12-11 12:40 发表
: p# b  k; B" M提高比特数其实道理很简单，可以拿两个并联的情况来说明。
( z0 S; R# g" S( K
比如输入信号是17bit的，去掉符号位，为16bit，那么使用两个16bitDAC，用输入数据的符号位做数据选通信号，整数时送给一个DAC，负数时送给另外一个DAC， ...

! a* j& i% G) Y4 c很大一部分的DAC都是串行总线的。所以去分割bit位不是加几个门电路就能解决的，要自己写FPGA。所以个人对提高比特数这个说法还是持保留态度。

酷风

原帖由 HerculesVR 于 2007-12-11 12:28 发表
DAC 电路并联，没有一个好时钟 那基本就是劣化音质···

看来下一步就是要换个精度更高的晶振了……