|
原帖由 Prescott 于 2008-9-2 18:06 发表 ![]()
很简单,如果G/S必然是从不同的cache line中取数据,那你就不要认为Intel工程师会笨到不会处理这种明显的性能问题
The speed of gather/scatter is limited by the cache, which typically only accesses one cache line per cycle.
现在的问题是程序不会完全是由 Intel 的工程师来编写的吧,而且如果软件、编译器能解决这个问题,还需要 G/S 吗? |
|