YY一个：安腾处理器的走向

zaarath

原帖由 spinup 于 2007-9-23 11:22 发表

power和itanium能相提并论？..................w00t)

同样的市场定位，Itanium凭什么不能和POWER相提并论？ Itanium在revenue上追平power/sparc是迟早的事。Itanium可不仅仅是Intel一家在玩， HP的分量会比IBM/SUN差很多？

对Itanium有兴趣的同志不妨看看下面这个PDF

http://hp-user-society.de/events/itanium/2006/vortraege/itanium_und_integrity_im_rechenzentrum.pdf



[ 本帖最后由 zaarath 于 2007-9-23 12:51 编辑 ]

AMD11

原帖由 itany 于 2007-9-23 10:40 发表
1 个人认为，如果能够4亿晶体管，跑3GHz来实现某个性能指标，就不用8亿晶体管跑1.5G来实现。前者是划算的。安腾的执行资源很丰富，但是频率太低，经济性很不好。另外，个人认为安腾的规模太大，耦合度又很高，上 ...

我尝试回到一下：
（1）安腾的庞大在于它集成了“太多”的缓存，尤其是3级缓存，如果拿掉一部分，集成MC，加上CSI，成本是不是要下降？
（2）指令发射与线程不是一个层面上的东西，我接受的教育里，线程更多是从应用层次上讲，指令发射则是从核心构架上。也就是在多核中，指令发射宽度与每个核心相关，与其运行多少个线程没有关系。如错，请指正。:loveliness:
（3）异构核心一直是Intel现在研究的一个前沿之一，比如3核心+DSP阵列等，Cell已经给出了很好的前景，只是PPE太弱了，在通用运算上效率非常低下。

[ 本帖最后由 AMD11 于 2007-9-23 12:52 编辑 ]

spinup

原帖由 zaarath 于 2007-9-23 12:49 发表


同样的市场定位，Itanium凭什么不能和POWER相提并论？ Itanium在revenue上追平power/sparc是迟早的事。Itanium可不仅仅是Intel一家在玩， HP的分量会比IBM/SUN差很多？

对Itanium有兴趣的同志不妨看看下 ...

这个图片上少了点东西。
MIPS,PA-RISC还有alpha。考虑进这几个再看看itanium到底是上坡还是下坡

zaarath

原帖由 spinup 于 2007-9-23 13:04 发表

这个图片上少了点东西。
MIPS,PA-RISC还有alpha。考虑进这几个再看看itanium到底是上坡还是下坡

你说的这个正在消亡中，能有多大影响？
这个图是itanium相对power/sparc的图，按你的意思power/sparc也在走下坡了？
奇怪的逻辑

三毛妮

LZ真是牛人w00t)

the_god_of_pig

从指令效率上，EPIC当然第一，power6的效率真是不敢恭维:p

65nm还160W,而且性能YY度不足，很像P4老路啊:lol:

FENG950

融合Alpha的技术应该遇到不小的困难，Montecito就跳了一年。

EPIC对于缓存依赖比其它架构要重，削减缓存大可不必。安腾的两种猜测机制本来就是降低内存延迟影响的好办法，集成了MC也不见得就能明显提升。

技术发展起起落落本也正常，发展顺的时候也会遇到瓶颈，眼看没什么潜力的解决了瓶颈可能也会大跃进。x86那么多年前吵吵嚷嚷说不行了不行了，后来不是修修改改又走了这么多年，SPARC眼看也没什么动静，SUN都想托给富士通了，路子一变现在不又开始抬头了？老技术都能咸鱼翻身呢，何况后起之秀。

[ 本帖最后由 FENG950 于 2007-9-23 13:27 编辑 ]

AMD11

原帖由 FENG950 于 2007-9-23 13:25 发表
融合Alpha的技术应该遇到不小的困难，Montecito就跳了一年。

EPIC对于缓存依赖比其它架构要重，削减缓存大可不必。安腾的两种猜测机制本来就是降低内存延迟影响的好办法，集成了MC也不见得就能明显提升。

...

（1）我认为安腾的EPIC在条件分支上同等处理，直到分支结果得出后，抛弃假结果更多的是防止抛弃假结果导致流水线重来带来的损失，当然对减低内存延迟也是个好方法。集成MC可以得到更多的带宽，以填饱安腾这个怪兽的胃口。
（2）X86通过修补和技术的渐进，还有一段路走，但是要发生性能上根本性提高，将越来越难。

itany

原帖由 AMD11 于 2007-9-23 12:50 发表

我尝试回到一下：
（1）安腾的庞大在于它集成了“太多”的缓存，尤其是3级缓存，如果拿掉一部分，集成MC，加上CSI，成本是不是要下降？
（2）指令发射与线程不是一个层面上的东西，我接受的教育里，线程更多是从应用层次上讲，指令发射则是从核心构架上。也就是在多核中，指令发射宽度与每个核心相关，与其运行多少个线程没有关系。如错，请指正。:loveliness:
（3）异构核心一直是Intel现在研究的一个前沿之一，比如3核心+DSP阵列等，Cell已经给出了很好的前景，只是PPE太弱了，在通用运算上效率非常低下。
...

1 诚然，安腾集成了大量的缓存，占用了很大的处理器面积，但是别忘了x86也是可以堆积缓存的。如果给Nehalem堆上24M的L3缓存，性能也会提升。我们要除去缓存来看处理器的晶体管数量。比如说Penryn，总共4.1亿晶体管，其中6M  L2缓存大概占了2.9亿晶体管，剩下双核心只占了1.2亿晶体管；Montecito 17.2亿晶体管，砍掉24M的L3，即11.5亿，再砍掉共2.5M的L2缓存，共1.2亿，剩下4.5亿晶体管。别忘了Penryn的L1缓存还更大呢。也就是说，在核心晶体管数量差不多的情况下，安腾可以塞两个核心进去，Core可以塞八个核心进去，四打一，安腾能不满地找牙么？

2 虽然理论上这样讲没错，但是实际当中还是要考虑到晶体管的经济性。不管是指令并行度的提高，还是线程并行度的提高，都可以提高性能。前者需要更复杂的核心，后者需要更多个核心。现在从各个公司的抉择上来看，都是更倾向于后者。事实上，安腾自己不也是执行单元吃不饱，要凭借着超线程在线程并行这个层面来提高性能么

3 我关心的是您提出来的通过异构多处理器来实现x86指令的高效执行问题。不知道您打算在安腾的核心上边集成什么核心来执行x86指令呢

FENG950

原帖由 AMD11 于 2007-9-23 13:32 发表

（1）我认为安腾的EPIC在条件分支上同等处理，直到分支结果得出后，抛弃假结果更多的是防止抛弃假结果导致流水线重来带来的损失，当然对减低内存延迟也是个好方法。集成MC可以得到更多的带宽，以填饱安腾这个 ...

我不是说预测机制啊，是说猜测。

AMD11

原帖由 FENG950 于 2007-9-23 13:25 发表
融合Alpha的技术应该遇到不小的困难，Montecito就跳了一年。

EPIC对于缓存依赖比其它架构要重，削减缓存大可不必。安腾的两种猜测机制本来就是降低内存延迟影响的好办法，集成了MC也不见得就能明显提升。

...

SUN的SPARC T1/T2出了在整数方面出色外，其他的效率很糟糕，还不如SPARC IV呢。:(
不过，T1/T2在SUN Java VSM上整数处理表现得让人羡慕。

AMD11

原帖由 FENG950 于 2007-9-23 13:36 发表

我不是说预测机制啊，是说猜测。

:loveliness: 哦，我理解错了，望谅。

the_god_of_pig

EPIC把编译器做的很牛，而CPU其实是被做成in order的，但是指令并行度仍能很高可以想像编译器有多牛:lol:

但是现在看来power6做成in order的，靠SMT来补偿in order的损失，在他的领域也一样可以表现不错:wacko:

Itanium确实很尴尬:(

AMD11

原帖由 itany 于 2007-9-23 13:34 发表


1 诚然，安腾集成了大量的缓存，占用了很大的处理器面积，但是别忘了x86也是可以堆积缓存的。如果给Nehalem堆上24M的L3缓存，性能也会提升。我们要除去缓存来看处理器的晶体管数量。比如说Penryn，总共4.1亿 ...

尝试回答你的第三点，如果错或不可能，请谅解和斧正。
对于异构核心，为了实现X86体系的软件兼容（平滑兼容），可以通过CSI的方式，连接片外X86阵列，也可以简化X86核心，构成X86阵列，集成在安腾内部。不过后面的方案，成本比较高，前面的方案，对于高端服务器而言，成本并不大（不过这已经不是Intel的控制范围了，更多的是Intel维护CSI的升级，把CSI开放给各个系统商，以便能集成X86处理器或其他处理器。Intel又同时加强了X86这一块市场）。

acqwer

原帖由 spinup 于 2007-9-23 13:04 发表

这个图片上少了点东西。
MIPS,PA-RISC还有alpha。考虑进这几个再看看itanium到底是上坡还是下坡

如果这样比的话，看来Core2也在走下坡路了，intel现在的市场占有率比96~99年少了不少。

[ 本帖最后由 acqwer 于 2007-9-23 14:04 编辑 ]

itany

原帖由 AMD11 于 2007-9-23 13:51 发表


尝试回答你的第三点，如果错或不可能，请谅解和斧正。
对于异构核心，为了实现X86体系的软件兼容（平滑兼容），可以通过CSI的方式，连接片外X86阵列，也可以简化X86核心，构成X86阵列，集成在安腾内部。不 ...

我只是业余爱好者，抱着“重在参与”的精神来抛砖引玉的，请您和各位老大指教

您提到的，安腾和至强通过CSI连接，现在Intel就正在打算，不是要统一插座么，如果用户希望能上安腾的系统，只要把安腾插在至强的洞洞里就行了
但是这样的前提在于，安腾平台上边的软件，x86上边都有，跑得也很好。要促使用户使用安腾，光是兼容是不行的，安腾的性能必须领先，不然用户直接使用x86不就行了么。
我相信，安腾和至强的异构系统Intel可以做的很好，毕竟在开发CSI的时候应该就进行了周密的考虑，关键还是操作系统上边的支持。

acqwer

原帖由 FENG950 于 2007-9-23 13:25 发表
融合Alpha的技术应该遇到不小的困难，Montecito就跳了一年。

EPIC对于缓存依赖比其它架构要重，削减缓存大可不必。安腾的两种猜测机制本来就是降低内存延迟影响的好办法，集成了MC也不见得就能明显提升。

...

18M和24M的性能差距也就5%，集成MC并不需要性能明显提升，只要能降低成本和功耗就可以了。

itany

不管怎么说，到了08年之后，安腾和Nehalem至强就同场竞技了
如果安腾不能胜过8核心的Nehalem，就不用出门和Power PK了……

the_god_of_pig

原帖由 itany 于 2007-9-23 14:09 发表
不管怎么说，到了08年之后，安腾和Nehalem至强就同场竞技了
如果安腾不能胜过8核心的Nehalem，就不用出门和Power PK了……

估计是胜不了了:wacko:

AMD11

原帖由 itany 于 2007-9-23 14:00 发表


我只是业余爱好者，抱着“重在参与”的精神来抛砖引玉的，请您和各位老大指教

您提到的，安腾和至强通过CSI连接，现在Intel就正在打算，不是要统一插座么，如果用户希望能上安腾的系统，只要把安腾插在至 ...

操作系统上，我个人认为：现在可以说问题并不太大，windows、Linux和Uinux支持安腾的都不错，至于异构方面，现有的操作系统通过SP的方式就能很好支持。