|
这篇描述基本围绕最简单的信号互联展开, 一个芯片(以下简称A)的输出脚经一段导线后到达另一芯片(以下简称B)的输入脚, 无任何其他互连.
首先说一个基本概念, CMOS电路的单端信号的输入脚对外面的线路的负载呈现为容性,大小一般几到几十pF (法拉的负12次方).....记住了,不是多少欧姆电阻...
简言之, 对A的输出脚来说等效为接了一段导线和一个电容.
这个容性负载是现在的CMOS电路的普遍设计和特性决定的, 各种芯片的datasheet都会注明自己的输入脚的Load capacitance为多少pF.
不服并要和我PK的同学最好去查阅下IBIS模型.....
那么我们所说的信号到底是什么东西呢?是电流吗?非也.在数字电路理,一个信号不是从0变到1,就是从1变到0.
假设当A的输出从0到1, 也就是一个上升沿. 这个状态的改变是很快的,但并不是在无限快的时间内完成的. 以前的老的芯片可能是几个纳秒 (纳是负九次), 现在的芯片普遍是一纳秒以内了. 当这样快的一个电压转变发生的时候,会迅速与周围形成电势差,("周围"包括了前面的导线和包围导线的介质). 记住, 电势差同样存在于导线的不同部分,于是形成导线上电子的流动,并把A的输出端的这个电压的变化一路传递下去.传递的是电势而不是电流, 所以传播速度是电磁波的速度. PCB的表层上面的信号基本是走过6个英寸花费一个纳秒.
这里就需要提到阻抗的概念, 信号在传播过程中碰到阻抗突变会发生发射. 反射在CMOS电路中是不可避免的, 因为在到达输入端的时候, 负载为容性, 基本是无穷大的阻抗, 这里信号几乎会被全部反射回去. 所以PCB设计工程师要做的就是阻止信号在源端再一次反射并形成振铃, 常用手段是加源端匹配电阻.
以上是最简单的单端信号的点对点连接.....实际往往有更复杂的连接拓扑关系, 或者差分信号等等....确保信号完整性变得很不容易.
我自己也并非搞清了所有细节, 所以只能简述一下. |
|