K10 Q2又没戏了？

ghrs2010

原帖由 the_god_of_pig 于 2007-3-8 19:11 发表


http://www.realworldtech.com/page.cfm?ArticleID=RWT101606194731


一直拿这文章说事，这文章自己也写的30%


power6改进幅度根本没多大，或者说效果不会很大，杂而不精，要不然也用不着上高频了

关于工艺的话,下面那篇文章权威度比较高

关于POWER6的改进,寄存器数量的增加算不算?寄存器策略的改进算不算?翻倍还不止的系统带宽算不算?CORE to CORE通信的强化算不算(in MPU)?二级缓存寻址位宽的翻倍和寻址方式的改进算不算?另外,L2也不是什么Double一下,而是2X4MB VS 1.92MB

ghrs2010

最后说一遍:POWER6上高频,性能当然是考虑的一个方面,然而主要原因在于ECLipz的需要

the_god_of_pig

原帖由 ghrs2010 于 2007-3-8 19:17 发表


关于工艺的话,下面那篇文章权威度比较高

关于POWER6的改进,寄存器数量的增加算不算?寄存器策略的改进算不算?翻倍还不止的系统带宽算不算?CORE to CORE通信的强化算不算(in MPU)?二级缓存寻址位宽的翻倍和 ...

寄存器有什么改进，power5那会儿也增加寄存器，到头来是为了smt增加的

寄存器策略？
有什么改进

就听说用锁存器代替触发器减少逻辑门开销上高频

通信对SPEC好处不大，ALU延迟降低还值得看看

二级缓存寻址位宽的翻倍了么？哪里写的？

power6的L2又不是core那种share版，不过是两个核的L2加了通讯缓冲器，增加两个核的通信速度的，对SPEC好处不大

要我说，L2不过是double一下罢了

ghrs2010

原帖由 the_god_of_pig 于 2007-3-8 19:27 发表



寄存器有什么改进，power5那会儿也增加寄存器，到头来是为了smt增加的

寄存器策略？
有什么改进

就听说用锁存器代替触发器减少逻辑门开销上高频

通信对SPEC好处不大，ALU延迟降低还值得看看

...

L2位宽以及寄存器数量的问题,我说了多少次了,GOOGLE ISSCC2007,现在已经有完整架构图了,难道这也要我代劳吗?

凡是POWER6的改进都是用处不大,Tukwila的话什么都是切中要害,非要怎么想的话我也没办法(虽然我承认Tukwila的改进更大)

ghrs2010

另外,您根本不理解为什么POWER6不采用共享二级缓存(不要告诉我是技术不行哦,POWER4上面就有的东西)

2X4=double 1.92,您的小学数学老师恐怕要哭了w00t)

the_god_of_pig

原帖由 ghrs2010 于 2007-3-8 19:19 发表
最后说一遍:POWER6上高频,性能当然是考虑的一个方面,然而主要原因在于ECLipz的需要

不上高频性能太差，不过目前看来上了高频也很悬(_(

ghrs2010

好好看看:虽然两个L2是独立的,1个cast-out缓冲器保证了两个L2之间可以便捷高速的交换数据,而不需要通过L3甚至系统主存.一种被广泛认可的说法是共享L2缓存意味着高性能,如果所有的部分都是均等的话.然而POWER6的实际情况是所有的部分都不是对等的,尤其是在物理设计上.对于预期的带宽而言,8MB的L2缓存实在太大以至于不能在合理的时钟周期内完成寻址,于是L2缓存被一分为二

性能的话,我也没兴趣和您争辩了,静待尘埃落定吧(Tukwila究竟是什么样子,您又知道多少)

the_god_of_pig

原帖由 ghrs2010 于 2007-3-8 19:33 发表


L2位宽以及寄存器数量的问题,我说了多少次了,GOOGLE ISSCC2007,现在已经有完整架构图了,难道这也要我代劳吗?

凡是POWER6的改进都是用处不大,Tukwila的话什么都是切中要害,非要怎么想的话我也没办法(虽然 ...

性能不是凭空产生的，举个简单例子，core=>core2,改进够大了罢，性能提升呢？可怜的30%(FP)

RISC好点儿也有限

要想power6同频性能出现当年power4=>power5的飞跃是不可能的了

the_god_of_pig

原帖由 ghrs2010 于 2007-3-8 19:38 发表
好好看看:虽然两个L2是独立的,1个cast-out缓冲器保证了两个L2之间可以便捷高速的交换数据,而不需要通过L3甚至系统主存.一种被广泛认可的说法是共享L2缓存意味着高性能,如果所有的部分都是均等的话.然而POWER6的 ...

http://it.sohu.com/20061116/n246434295.shtml

翻译版的文我也收过了，


说白了，就是技术不够，

IBM作cache的水平我也不好说什么了

the_god_of_pig

原帖由 ghrs2010 于 2007-3-8 19:38 发表
性能的话,我也没兴趣和您争辩了,静待尘埃落定吧(Tukwila究竟是什么样子,您又知道多少)

就冲k8,power5的表现，Tukwila也会足够狠毒


何必IBM就该在天上？
看看power5的L2延迟吧，估计IBM自己也不会觉得很光彩

ghrs2010

原帖由 the_god_of_pig 于 2007-3-8 19:43 发表



http://it.sohu.com/20061116/n246434295.shtml

翻译版的文我也收过了，


说白了，就是技术不够，

IBM作cache的水平我也不好说什么了

就是"技术不够"的IBM首次实现了shared L2 CACHE(早在1999),对此您有何感想?另外,要不要比较一下Montecito和POWER5+的CACHE晶体管密度?或者说POWER6和CONROE(暂时没有Tukwila DIE size的详细构成数据,只能如此)?

ghrs2010

原帖由 the_god_of_pig 于 2007-3-8 19:46 发表



就冲k8,power5的表现，Tukwila也会足够狠毒


何必IBM就该在天上？
看看power5的L2延迟吧，估计IBM自己也不会觉得很光彩

麻烦您分析一下POWER5+在核心架构上的不足之处,接下来再看POWER6应该就会有一些了解了

最简单的说:POWER5+和Montecito各自面临的瓶颈是不同的

[ 本帖最后由 ghrs2010 于 2007-3-8 19:51 编辑 ]

Prescott

原帖由 嘉蓝 于 2007-3-8 18:31 发表

:wacko: 看看intel自己的P1264和P1265,哪些参数有区别,性能差别是多少吧

你以为P1264和P1265分别是造什么东西的？Merom和Conroe？ (_(

Prescott

原帖由 ghrs2010 于 2007-3-8 18:51 发表


要这样说的,Tukwila也谈不上另起炉灶阿(当然客观地说改进幅度确实比较大)

现在有几个人知道Tukwila设计成什么样子？你就敢说改进幅度多大？

Netburst发布没几天，Nehalem和Tukwila（那个时候叫Tanglewood）就已经开始了。

Prescott

原帖由 ghrs2010 于 2007-3-8 18:47 发表



研发成本是所谓的沉没成本,至少短期运营商完全不考虑的;因此唯一的问题是:单位产品的收益能否支付制造成本,这一点POWER6和Opteron没有可比性

至于说POWER6的频率,多说无益,到时候我们就来看看到不到得 ...

你根本对处理器成本和售价毫无概念。

Barcelona如果打不过Tigerton/Clevortown，他就一文不值，就算制造成本200美元，也救不了AMD。
如果能领先Tigerton，那就可以卖到2000美元一颗，就算制造成本高达1000美元，照样赚钱。

如果单凭65nm能提高频率1.5倍，Barcelona就可以轻松跑到4G-4.5GHz，几乎可以让Intel服务器产品线全线崩溃。凭着目前与Sun/HP/Dell/IBM的关系，将服务器市场抢下70%都不是不可能。无论如何付出什么样的代价，如果有机会让Barcelona跑到4.5G的话，AMD都绝对不会放过。

而且AMD的Fab厂使用的APM本来就可以灵活调整工艺参数，即便在Barcelona产品线上采用低良品率高频率的工艺，他也完全可以在同一条线上使用高良品率低频率的工艺生产桌面产品线。


AMD没有这样做的原因就是：根本不存在这种工艺可以提高频率一倍。

89度热水

原帖由 Prescott 于 2007-3-8 23:52 发表

而且AMD的Fab厂使用的APM本来就可以灵活调整工艺参数，即便在Barcelona产品线上采用低良品率高频率的工艺，他也完全可以在同一条线上使用高良品率低频率的工艺生产桌面产品线。

INTEL为什么没有这种东西啊？

Prescott

原帖由 89度热水 于 2007-3-9 00:00 发表


INTEL为什么没有这种东西啊？

AMD很长时间只有一个工厂，一边要研发新工艺，一边要进行生产，必须要具有在同一条线上调整工艺的能力。

而Intel做法都是copy exactly，所有的工艺都是在D1D研发完成，良品率完全稳定之后再原封不动地复制到其他的工厂。以保证每个工厂从投产第一天起，良率就很稳定。

所以，Intel的新工艺从投产头一天开始就比较完善，即便到最后退出市场，做的改进也不多。但是AMD的很明显，同一个线宽下面，会存在一个慢慢改进的过程。

[ 本帖最后由 Prescott 于 2007-3-9 00:32 编辑 ]

littlebird

原帖由 Prescott 于 2007-3-9 00:30 发表

AMD很长时间只有一个工厂，一边要研发新工艺，一边要进行生产，必须要具有在同一条线上调整工艺的能力。

而Intel做法都是copy exactly，所有的工艺都是在D1D研发完成，良品率完全稳定之后再原封不动地复制 ...

That is why I think there will be improvement for AMD 65 nm down the road.

spinup

原帖由 Prescott 于 2007-3-9 00:30 发表

AMD很长时间只有一个工厂，一边要研发新工艺，一边要进行生产，必须要具有在同一条线上调整工艺的能力。

而Intel做法都是copy exactly，所有的工艺都是在D1D研发完成，良品率完全稳定之后再原封不动地复制 ...

90nm以下出现了很多特别的情况.参数的变更只是一个表面现象,还有许多变化不能通过微调解决.而这些变化对性能会起决定性影响.
intel自己的工艺就有不同的微调.早先嵌入式低功耗芯片难道和netburst用完全相同的工艺?
只不过到65nm,分歧已不能通过微调解决.两种不同工艺设计规范和制造流程都可能有明显区别了.