英特尔 Larrabee 体系架构讨论主题

bessel

Edison

单精度 1TFLOPS 出头...似乎也都不怎么样，因为是超频的。

http://www.hpcwire.com/home/spec ... -Life-70347992.html

Apparently though, Intel thinks they can do an end-around the PCI bus and have the CPU and Larrabee talk directly through a "shared virtual memory" to allow for seamless data sharing.

There's no evidence that Intel has built such a system, but Rattner did apparently have a Larrabee chip on hand to put it through its paces. Running SGEMM, a general matrix multiply subroutine in the Basic Linear Algebra Subprograms (BLAS) library, Larrabee delivered about 800 gigaflops, and just over 1 teraflop when they overclocked it. Keep in mind though, SGEMM is the single precession floating point version of the general matrix multiplication routine. A more modest 8 gigaflops was delivered by Larrabee on a couple of sparse matrix codes (QCD and FEM_CANT).

Edison

http://www.theregister.co.uk/200 ... _keynote/page2.html

Sparse matrix math is what is commonly needed in simulations involving cloth and water. And on that test, a Larrabee chip that was not overclocked was able to do between 7.9 and 8.1 gigaflops, depending on the test and the size of the matrices.

bessel

老大你的typo.



不过1T的单精度也不错了,fermi不也是这个能力么?
bsn的说法
2Q 2010: C2050 3GB  - $2499 - 1040 GFLOPS / 520 GFLOPS DP
3Q 2010: C2070 6GB  - $3999 - 1260 GFLOPS / 630 GFLOPS DP

http://www.hpcwire.com/home/specialfeaturetopitem/Intel-CTO-Tells-HPC-Crowd-to-Get-a-Second-Life-70347992.html

Apparently though, Intel thi ...
Edison 发表于 2009-11-18 20:33

bessel

这个对比sc07的文章，相当于2颗cell 的能力略强,
似乎说明这块larrabee的内存/显存带宽很不大够。

http://www.theregister.co.uk/2009/11/17/sc09_rattner_keynote/page2.html

Sparse matrix math is what is commonly needed in simulations involving cloth and water. And on that test, a Larrabee chip tha ...
Edison 发表于 2009-11-18 21:22

Edison

如果它这里说的是 SPMV ，这个成绩的确不怎么样，要知道它的 cache 相对 GT200 来说也是很大呀。

http://domino.watson.ibm.com/library/CyberDig.nsf/papers/1D32F6D23B99F7898525752200618339/$File/rc24704.pdf

1TFLOPS，如果按照 70% 的效率计算大概频率在 1.42GHz 的水平，如果考虑到它这里要完成 triangle setup、ROP 等计算，那这样的性能实在让人担心，当然如果作为 CPU 卖还是不错的:)

bessel

不能全指着cache，这里cache更主要的还是消除延时，那几个benchmark基本上正比于内存带宽。
大概一个flop要4到8个byte。成绩很奇怪的不够高，或许只是样品的原因

如果它这里说的是 SPMV ，这个成绩的确不怎么样，要知道它的 cache 相对 GT200 来说也是很大呀。
http://domino.watson.ibm.com/library/CyberDig.nsf/papers/1D32F6D23B99F7898525752200618339/$File/rc24704.pd ...
Edison 发表于 2009-11-19 14:15

denev2004

老大你的typo.



不过1T的单精度也不错了,fermi不也是这个能力么?
bsn的说法
2Q 2010: C2050 3GB  - $2499 - 1040 GFLOPS / 520 GFLOPS DP
3Q 2010: C2070 6GB  - $3999 - 1260 GFLOPS / 630 GFLOPS  ...
bessel 发表于 2009-11-19 07:36

Fermi的SP恐怕不止1TB，但是貌似就现在的数据来看，能用在HPC上的，DP性能也就650多的样子

Edison

RWT DK 的新作：

Larrabee 1 Defers Graphics, Bins Rendering

http://realworldtech.com/page.cfm?ArticleID=RWT120409180449

软件渲染在目前来看是行不通呀。

agentjones

完蛋了,larrabee不会出现在消费市场了。白激动了半天，靠。

knightmaster

搞什么  这就砍了?

lik

我早就说了(http://we.pcinlife.com/redirect. ... 979310&pid=22675179)
，LRB如果不能赢得一个console deal比如PS4, 下一代的Wii或者xbox的话，基本上作为GPU就是死定了。所以这个消息我觉得不奇怪.

RWT的文章里面里面提到"The graphics drivers and software stack is likely to be the limitingfactor that lead to the cancellation of Larrabee 1 graphics products." 这个我很同意。 前面我发的一个帖子也认为"走software rendering的道路对software要求太高, Intel没有这个能力.".

另外这次杀掉的只是LRB GPU, Intel还会继续推动LRB在高性能计算领域的应用.

disruptor

一直不知道这东西大概要多少晶体管。22nm，增加40%core的情况下达到了fermi的70%？还没有图形？另外这是单精度吧

leo2

我看没什么前途

xzghrb

性能会强大过独立显卡么？

lyy775825828

L2怎么会没有必要呢？二级缓存在保障稳定性方面的功能不言而喻，对于专业制作而言，连稳定都保障不了，再快也没有用的。

Edison

L2 cache 是作为 tile buffer 使用，和稳定性（stability）没有直接的关系。

oxywell

不错   这个技术讲解  能多了解INTEL CPU

dongbo218

有必要弄个L3么？

Edison

有必要弄个L3么？
dongbo218 发表于 2010-5-6 12:03

on-chip cache L2 足够了， L3 交给显存。