G80与PS3的RSX和XO的C1的数据图！

ximimi

原帖由 ayanamei 于 2006-11-10 00:59 发表
还真不知道程序能否真的做到每次提前将数据MOV 到SPE的buffer中去。 PPE的负担负责协调7个SPE(1个备用的救险不算了)
本身还要负责通用计算，又只有512K cache,如果MISS ,访问主存，那性能就真叫好看了。这种构架软件优化的好就不错，如果优化不到位，性能完全没有保障。

你已经过时了

你知道xbox2的那个l2 cache share是怎么回事么，为什么要l2 cache share

cell把这个进程间通信完全硬件化了，这是个开销非常大的操作，从最底层彻底的实现了架构的改变

cell不用cache,而是本地内存

属于异步架构

他不存在cache miss

他每次装载的是一大块(chunk)数据而开销只需要一个dma指令，而cpu每次只能一个字的传送，传统cpu设计是一个慢速设备

cell是一种未来的超强架构

popwangyuII

原帖由 ayanamei 于 2006-11-11 18:48 发表

=。= 表恶心我
偶说的是事实么
难道你说不是？

:loveliness: 原来是个MM啊，有这样的见地真是令我佩服得五体投地。真的

complexmind

原来是女孩啊　！！！！！！＃！
昏厥ing!!
原来是我女朋友的理想人选啊。
falling in love!!!

[ 本帖最后由 complexmind 于 2006-11-11 19:38 编辑 ]

complexmind

原帖由 ximimi 于 2006-11-11 07:12 PM 发表

你已经过时了

你知道xbox2的那个l2 cache share是怎么回事么，为什么要l2 cache share

cell把这个进程间通信完全硬件化了，这是个开销非常大的操作，从最底层彻底的实现了架构的改变

cell不用cache, ...

???如何用你的理论来推出结论？？小弟不才，好像SDRAM时代的异步性能很差啊？？而且，Cell的DMA慢的吓人是第一手拿到Cell刀板的人放出来的结论啊。

1天

原帖由 ayanamei 于 2006-11-11 18:30 发表

TMU和ROP是分开的
关系上TMU和Shader是并列的
Shader需要读取texel 就要动用TMU了

多谢指教……这么说TMU也有直接访问显存的能力了

ayanamei

原帖由 ximimi 于 2006-11-11 19:12 发表

你已经过时了

你知道xbox2的那个l2 cache share是怎么回事么，为什么要l2 cache share

cell把这个进程间通信完全硬件化了，这是个开销非常大的操作，从最底层彻底的实现了架构的改变

cell不用cache, ...

又见大师了
你就不用在这里模仿别人说话
不会cache miss? 当然咯 每次都要指令red内存 当然不会miss。
你怎么保证每次都能正好从提前内存抓到数据
还真指望编译器最后能完美实现阿
延迟怎么算 ，每次的延迟都是近似的，远远大于Cache数十倍， 7个SPE啊 你睡醒没
这种结构也只是说SPE这种有序内核可以用用 成本也低廉 就是风险全砸在软件上了
这样就叫面向未来的构架？？
有序的构架的微核心又不是今天才有
硬件化？？这叫硬件化 完完全全的靠软件实现这样的动作叫硬件化？
反而Cache这种主动的结构变成了开销非常大？  你知不知道Cache是干什么用的阿

[ 本帖最后由 ayanamei 于 2006-11-11 19:47 编辑 ]

ayanamei

原帖由 complexmind 于 2006-11-11 19:32 发表
原来是女孩啊　。。。＃！
昏厥ing!!
原来是我女朋友的理想人选啊。
falling in love!!!

我不是MM 思考每次都用这个恶心我　＃

popwangyuII

原帖由 complexmind 于 2006-11-11 19:32 发表
原来是女孩啊　。。。＃！
昏厥ing!!
原来是我女朋友的理想人选啊。
falling in love!!!

:funk: 我比你先发现，不要和我抢

1天

原帖由 ayanamei 于 2006-11-11 19:41 发表

我不是MM 思考每次都用这个恶心我　＃

:sweatingbullets:

ghrs2010

原帖由 complexmind 于 2006-11-11 19:36 发表

???如何用你的理论来推出结论？？小弟不才，好像SDRAM时代的异步性能很差啊？？而且，Cell的DMA慢的吓人是第一手拿到Cell刀板的人放出来的结论啊。

和您想象的完全不是一回事

简单的说,SPE没有缓存,有的只是特别快的内存,至于缓存设计本身有什么优缺点,就不用说了吧

只能说是侧重点不同

complexmind

原帖由 ayanamei 于 2006-11-11 07:41 PM 发表

我不是MM 思考每次都用这个恶心我　＃

哈哈哈，误会了，不过我们可能是情敌呦。我可也是很喜欢Rei的呢。

popwangyuII

原帖由 ayanamei 于 2006-11-11 19:41 发表

又见大师了
你就不用在这里模仿别人说话
不会cache miss? 当然咯 每次都要指令red内存 当然不会miss。
你怎么保证每次都能正好从提前内存抓到数据
还真指望编译器最后能完美实现阿
延迟怎么算 ，每次的 ...

对CELL的编译器最终能达到什么程度持非常怀疑的态度。像CELL这种有序体系为了达到其“可预知指令执行时间”，必然要做出很多性能上的让步，而完全依靠编译器仅就开发成本来讲，未必比无序体系的低。从PS3来看，CELL的确一般般。

[ 本帖最后由 popwangyuII 于 2006-11-11 19:55 编辑 ]

ayanamei

原帖由 ghrs2010 于 2006-11-11 19:43 发表


和您想象的完全不是一回事

简单的说,SPE没有缓存,有的只是特别快的内存,至于缓存设计本身有什么优缺点,就不用说了吧

只能说是侧重点不同

SPE的buffer 是SRAM, 但是没有Cache机制 仅仅是用来回避主存巨高延迟的折衷做法
每次都考之令先把数据搬到SRAM里面 然后再操作  SRAM延迟低不至于让SPE瘫痪

ayanamei

原帖由 complexmind 于 2006-11-11 19:45 发表

哈哈哈，误会了，不过我们可能是情敌呦。我可也是很喜欢Rei的呢。

Cell for ps3 PPE太少 ，SPE太多
严重失衡  不过SPE成本低啊 要不了多少晶体管 账面上又好听
这东西  用的好倒不错 用不好就玩完
成也SPE 败也SPE

SPE全是SIMD,跑1D指令的话 肯定浪费资源 IBM倒是提供了编译器自动向量化 但是不是什么东西都能向量化的
加上 不支持branch，要在要暴力解开。。 128K SRAM还真不知道到时候够不够

popwangyuII

PS3执行游戏AI逻辑时，CELL到底能达到什么程度？

complexmind

小弟想的话搬进数据的延迟浩大，所以性能依旧不咋地，是么？？
但似乎这种构架对流式数据很吃得开呢。

complexmind

原帖由 来不及思考 于 2006-11-11 07:55 PM 发表


见到过不少装MM的人妖
但装男人的MM还真是少见 :blink:

唔唔唔，我到底该信谁？？

ayanamei

原帖由 popwangyuII 于 2006-11-11 19:57 发表
PS3执行游戏AI逻辑时，CELL到底能达到什么程度？

AI就是Branch密集型的 PPE肯定是忙不过来了
SPE暴力硬上吧 实在不行就多堆几个SPE跑(AI也不会变态到这个程度，笑 极端的例子)
就是性能肯定会受点拖累

但是这方面和X-BOX就没得比了
我觉得PS3游戏 提高Physics表现倒是不错么。不是现在正这么做么  SPE这么多 不用也是浪费。许多事情又不适合它干，干脆就用来跑这个算了

ayanamei

原帖由 complexmind 于 2006-11-11 19:58 发表
小弟想的话搬进数据的延迟浩大，所以性能依旧不咋地，是么？？
但似乎这种构架对流式数据很吃得开呢。

SPE本来设计出来就偏向于这个。。
不是PS3 当初同时解码 NN个视频么 简直是SPE秀阿

感觉就是到处找地方想办法把SPE用上

[ 本帖最后由 ayanamei 于 2006-11-11 20:04 编辑 ]