r600的真实面积

graphiccard

记得以前在某地~看到一个IP来自美国MS公司的人说：“不管SM几点几，
DX10渲染7个步骤，其中3个可编程~VS PS GS~4个IO 或者其他相关的操作，
而DX9只需要4个步骤，2个可编程VS PS，2个其他设备相关操作```
所以DX9的卡无法模拟到DX10```”

貌似从这个话里能看出，确实DX10并没有非得要求是US的，只要能满足这7个基本步骤就能支持DX10`````````:lol:

ayanamei

原帖由 Edison 于 2006-11-24 22:04 发表
采用US的前提是VS、PS指令高度一致，DX9就已经可以实现。

但是dx9的GPU VS/PS具备的是不同的执行能力
所以DX10才进一步规范 要求US

Edison

我说的是指add、mul、mad、dp等指令，在dx9c时代，vs和ps已经都要求做到fp32精度，在这样的前提下，VS、PS的ALU设计是完全可以共享的，US实现的前提在DX9C时代已经达成。

graphiccard

哦对了
还有一个重点忘记了说~
那个人还说：“DX10的卡还需要支持WDDM虚拟显存的概念”


XXXXXXXXXXXXXXXXXXXXXXXXXXX
查询结果1：美国
查询结果2：美国 Microsoft公司

如果您发现查询结果不详细或不正确，请使用IP数据库自助添加功能进行修正

[ 本帖最后由 graphiccard 于 2006-11-24 22:13 编辑 ]

ayanamei

原帖由 Edison 于 2006-11-24 22:10 发表
我说的是指add、mul、mad、dp等指令，在dx9c时代，vs和ps已经都要求做到fp32精度，在这样的前提下，VS、PS的ALU设计是完全可以共享的，US实现的前提在DX9C时代已经达成。

要这么说DX9开始就算了 为啥一定要加C?

C1不就是个例子么
US和API外部没多大关系 还是GPU内部的结构
但是DX10提出了要求 DX9则没有

而且外部上满足DX10要求
就是分离构架 API层面上做到"US"也不是不可以阿。
只是GPU内部资源还是各司其职，VS/PS各自去自己的资源
但是完全没有达到US的本义。

说到底共享ALU是为什么？

ayanamei

原帖由 graphiccard 于 2006-11-24 22:11 发表
哦对了
还有一个重点忘记了说~
那个人还说：“DX10的卡还需要支持WDDM虚拟显存的概念”


XXXXXXXXXXXXXXXXXXXXXXXXXXX
查询结果1：美国
查询结果2：美国 Microsoft公司

如果您发现查询结果不详细或 ...

还有StreamOut。。
这个更重要
这里就不用把dx10那套东西全贴一下了

Edison

你被DX10里面的Common Shader Core唬倒了吧？这里的Common Shader Core其实是指资源可以高度共享或者说相交利用，但是这不代表DX10要求US。

US的前提是指令高度一致，这样就可以实现同一个结构的处理器跑VS、PS、GS指令，就好像CPU，对CPU来说，无论PS、GS、VS，都是照吃不误，因为对CPU来说，这些指令都是一样的，只是它们对应的对象不一样而已。

graphiccard

请教DX~
你们有DX10中文版的文档么？:lol:

ayanamei

原帖由 Edison 于 2006-11-24 22:28 发表
你被DX10里面的Common Shader Core唬倒了吧？这里的Common Shader Core其实是指资源可以高度共享或者说相交利用，但是这不代表DX10要求US。

US的前提是指令高度一致，这样就可以实现同一个结构的处理器跑VS、 ...

我明白你的意思
DX10要求的US是API层的
硬件内部如何并不要求
但是硬件无法实现US 实际在US上得到好处的就只有Deverloper了
GPU资源的复用和平衡VS/PS 就无从谈起

这个话题和以前在假定NV50是分离构架的时候能否支持DX10很类似
结论是肯定的。。。

话说回来 刚才我自己的描述是错的
看来不要把这两个概念拎到一起去 把自己绕晕了

“但是DX10要求硬件具备这个条件”
这个DX10要求的是API层的 和GPU内部无关

[ 本帖最后由 ayanamei 于 2006-11-24 22:46 编辑 ]

peter.pan

看到了技术帖，大家继续盖楼啊

Eji

原帖由 ghrs2010 于 2006-11-24 16:29 发表

R600的晶体管数量大致上是600M级别的,所以我觉得布局上多多少少还所有一些改进

我正在等確實的數字....

不過我是對"可以塞下512bit MC = 比較強"這點有意見。
以我的意見來說，我是認為"避開了投入512bit MC的必要性"這點感到比較可觀。
G80當初我是覺得怎樣都會有512bit的。

實際上不論是G80或是R600，pad-imit都並不明顯。
當年NV30和NV35之間就達到了128bit跨256bit，結果這兩者之間的電晶體差異呢？
說真的，去掉FX12和FP16間的落差，剩下的是零頭吧我想。
更別提NV25和NV30之間規模的落差，就算NV30其實本來有256bit MC(這是有可能的)，
就算是full crossbar，512bit是256bit的4倍，硬要在NV3x上做512bit，在電晶體上的開銷多大？
其實沒想像中的大吧。（重點是帶來的發熱比例，可達時脈的降低等等負面因素，而不是Crossbar的成本本身）

Eji

原帖由 ayanamei 于 2006-11-24 22:21 发表

要这么说DX9开始就算了 为啥一定要加C?

C1不就是个例子么
US和API外部没多大关系 还是GPU内部的结构
但是DX10提出了要求 DX9则没有

而且外部上满足DX10要求
就是分离构架 API层面上做到"US&qu ...

因為DX9C才強制32bit精度啊？

Eji

原帖由 fineday 于 2006-11-24 21:22 发表

但是对于片内的分配器，驱动只管像平时一样下达VS/PS指令，由分配器也就是Gigathread来判断给哪些单元PS哪些单元VS——正如NV所说的Gigathread的作用——来看，是不需要驱动插手分配工作的。

其實說真的，從ATI提供介面來控制Arbiter的動作來看，我是蠻懷疑ATI的arbiter本身的工作效率的。
不然這種外部可以控制的介面，本身就是個製造效率問題的根源啊。
"因為夠慢，所以外界可以插手"？

fineday

原帖由 Eji 于 2006-11-25 01:09 发表


其實說真的，從ATI提供介面來控制Arbiter的動作來看，我是蠻懷疑ATI的arbiter本身的工作效率的。
不然這種外部可以控制的介面，本身就是個製造效率問題的根源啊。
"因為夠慢，所以外界可以插手"？

R600的情况不太清楚，Eji的意思是R600的Arbiter是靠驱动的？

Eji

原帖由 fineday 于 2006-11-25 01:24 发表

R600的情况不太清楚，Eji的意思是R600的Arbiter是靠驱动的？

我並不太確定；不過基本上Driver能影響動作的Arbiter，其實都還蠻令人擔心的。

ghrs2010

原帖由 Eji 于 2006-11-25 01:04 发表


我正在等確實的數字....

不過我是對"可以塞下512bit MC = 比較強"這點有意見。
以我的意見來說，我是認為"避開了投入512bit MC的必要性"這點感到比較可觀。
G80當初我是覺得怎樣都 ...

我觉得做到512bit MC确实没什么,能够在可以接受的发热表现下----当然我是觉得不可接受----以及还算可以的频率下做到512bit就不能不说反映了一定水准了

lemon_z

还是早点出来就好了

SM5

R600不把输出部分外至的话，会影响输出的效果吗？

SM5

G80的1D ALU是暂时的吗？以后会回到4D+1D或3D+1D吗？

[ 本帖最后由 SM5 于 2006-11-25 12:14 编辑 ]