SSE4威猛，性能提升115%！Penryn全测试，狂屠K10没商量！

bill_max

原帖由 Prescott 于 2007-8-8 18:29 发表
物理卡根本就没有前途，这是必然的，一年之内必然死定，连声卡都不如

物理卡是好思路，不管方式是独立还是集成，都有大量的前景。
当然，首先是要应用出现，现在都没有什么应用。

铁道虫

原帖由 slice 于 2007-8-6 14:00 发表
:lol:
现在不支持SSE2的也有那么点废柴了。

同感~~~~不具备SSE2的 K7大部分应用超越同时代的同频P4，甚至还要高出那么一截。但是一碰到多媒体编码解码，马上原形毕露，2.2G K7连1.8GP4都干不过。

jaguard

原帖由 acqwer 于 2007-8-8 11:32 发表

正解个鬼，K8流水线17级，Conroe流水线14级，Power6流水线13级，谁的频率高？

90NM的K8双核可以做到3.0G，够可以了吧，12级流水线还内置内存控制器，不是PD的粘合结构，工艺水平很高了

jaguard

原帖由 铁道虫 于 2007-8-8 19:26 发表

同感~~~~不具备SSE2的 K7大部分应用超越同时代的同频P4，甚至还要高出那么一截。但是一碰到多媒体编码解码，马上原形毕露，2.2G K7连1.8GP4都干不过。

你不能放在现在看几年前的产品吧？在K7热销的时代，SSE2应用不是太多

bill_max

原帖由 acqwer 于 2007-8-8 18:36 发表

P4的频率飚升了吗，Willamette的频率能比Tualatin高多少？
另外，频率等于性能可不是intel提出的，这个公式在pentium时代就已经被打破了，把这个捞出来的可是AMD。
P4的效率低的主要原因，不是什么L2不足， ...

P4 出来的时候之前的P3和AMD 的U 最高频率是多少？ P4结束（快了）的时候主流的扣肉和AMD的U 实际频率是多少？而当初P4的频率是多少？
这都是明摆着的，你不看、不听、不认？？？？w00t)

不知道P4的历史可以去看搜一下，不过别看那些吹的、捧的质料，看点实际的、客观的观点w00t)

知道为什么说P4不足是L2（等CACHE）的问题吗？ 知道分支预测吗？你自己算一下使用这么高的流水线又要保证数据不被丢失需要多大的CACHE来保留w00t)

某虽不才，但也是从P4出现一直看着的，说的都是公认的大实话w00t)  

虽然P4使CPU的进化史变慢了，不过倒加速了散热器、电源、机箱等周边器件的大发展，养活了不少人，也算功德无量啊w00t)

jump_sun

原帖由 jaguard 于 2007-8-8 19:30 发表

90NM的K8双核可以做到3.0G，够可以了吧，12级流水线还内置内存控制器，不是PD的粘合结构，工艺水平很高了

90NM的K8 X2可以做到3G~~~反到是65NM的做不出~~~讽刺么~~~

jump_sun

原帖由 bill_max 于 2007-8-8 19:31 发表



P4 出来的时候之前的P3和AMD 的U 最高频率是多少？ P4结束（快了）的时候主流的扣肉和AMD的U 实际频率是多少？而当初P4的频率是多少？
这都是明摆着的，你不看、不听、不认？？？？w00t)

不知道P4的 ...

分支预测如何了~~~intel的分支预测成功率一向高过AMD~~~ P4 6XX比P4 5XX大了一倍的L2 size~~~都是31流水~~~你给分析下性能提升的幅度和你想象的一样么~~~

先搞明白netburst如何使用L2再说大小的问题~~~

the_god_of_pig

原帖由 bill_max 于 2007-8-8 19:22 发表


物理卡是好思路，不管方式是独立还是集成，都有大量的前景。
当然，首先是要应用出现，现在都没有什么应用。

但是，现在看不出任何实际好处，至少Ageia的PPU没任何优势，性能没优势，成本没优势，可用性没优势(基本上是一无是处啊:blink: )，现在的趋势是所有东西都集成到一起再通用化，逆历史的车轮而动必将被历史的车轮碾个粉身碎骨:ph34r: ，对于那些好吹牛的公司尤其如此(你以为当年3dfx是吹出来的啊):p

bill_max

原帖由 jump_sun 于 2007-8-8 19:17 发表



一切以"估计"~~~"我想"代替实际证据~~~

长流水怎么了~~~高频率怎么了~~~长流水设计下的高频率提升频率性能就不提升了么~~~知道性能是IPC x freq吧~~~
一直都说同时代A64游戏性能比P4好~~~结果id出了Q ...

:lol: :lol: :lol: :lol: :lol: :lol:

严重BS 一切用 实际频率 3G 的P4 和PR 值 3000 的AMD U 比试性能得出  “同频率下P4 和 AMD U 差不多” 结论的鸟人

w00t) w00t) w00t) w00t) w00t) w00t)

不知道什么是PR标值就去GOOGLE 吧
:lol: :lol: :lol: :lol: :lol:

jump_sun

原帖由 bill_max 于 2007-8-8 19:37 发表



:lol: :lol: :lol: :lol: :lol: :lol:

严重BS 一切用 实际频率 3G 的P4 和PR 值 3000 的AMD U 比试性能得出  “同频率下P4 和 AMD U 差不多” 结论的鸟人

w00t) w00t) w00t) w00t) w00t) w00t)
...

又见笑贴~~~谁说同频率下比了~~~找出来给大家看看~~~
我说的性能=IPC x freq~~~

小鸟人~~~

bill_max

原帖由 the_god_of_pig 于 2007-8-8 19:37 发表



但是，现在看不出任何实际好处，至少Ageia的PPU没任何优势，性能没优势，成本没优势，可用性没优势(基本上是一无是处啊:blink: )，现在的趋势是所有东西都集成到一起再通用化，逆历史的车轮而动必将被历史 ...

这是新思路嘛，在目前如果运用得开的话，理论上还是能提高性能的。
不过这都是理论上的东西，被不被接受还要看市场的了 w00t)

w00t) 严重同意你说的，就是现在还没什么明显的效果w00t)

不过做研究的，不能只看到当前一点点，还要看得更远点。

但对我们消费者来说，就是买或不买的问题了w00t) 当然，我们不想做小白鼠，还是等成熟了再买了:lol:

观望，观望w00t) w00t)

不过我也希望不要把它一棍子打死，毕竟是婴儿，可以给它宽容些的环境，我们只要观望就好了w00t)

acqwer

原帖由 bill_max 于 2007-8-8 19:31 发表



P4 出来的时候之前的P3和AMD 的U 最高频率是多少？ P4结束（快了）的时候主流的扣肉和AMD的U 实际频率是多少？而当初P4的频率是多少？
这都是明摆着的，你不看、不听、不认？？？？w00t)

不知道P4的 ...

Willamette和Tualatin是同时期的，都是180nm工艺，放在一起比有什么问题？Willamette到Nothwood的频率提升并没有超过以前各次制程改进的提升幅度，P4效率低的原因前面也写过了，不明白的话自己找个架构图对比看看就知道了。要不，我用个更浅显的例子来说明吧：不考虑频率的话，P4相当于7300，K8相当于7600。

[ 本帖最后由 acqwer 于 2007-8-8 20:00 编辑 ]

bill_max

原帖由 jump_sun 于 2007-8-8 19:17 发表


一切以"估计"~~~"我想"代替实际证据~~~

长流水怎么了~~~高频率怎么了~~~长流水设计下的高频率提升频率性能就不提升了么~~~知道性能是IPC x freq吧~~~g1dc^[V9N        v
一直都说同时代A64游戏性能比P4好~~~结果id出了Q4的SMT/SMP补丁后~~~P4轻松击败A64~~~K7/K8多出来X87单元都没能干过P4 HT~~~WE.PCINLIFE我们的讲场zVF d,pT:aT.M

#iN-e3iP"pB,M;?
[nwe.pcinlife.comnetburst是比较依赖L2 size~~~但是也绝没你说的那么言重~~~P4 CY提升L2 size后性能打幅度提升是因为L2 size过了一个制约性能闸值~~~在这个闸值之下就会言重影响性能~~~过了这个闸值就会大大减缓这种制约~~~

一直都说同时代A64游戏性能比P4好~~~结果id出了Q4的SMT/SMP补丁后~~~P4轻松击败A64~~~K7/K8多出来X87单元都。。
这个难道你是用1.8G 的 P4和 1.8G的 ADM 3000+比的w00t) 太有才了

我再说一次，超长流水线的出现是因为INTEL感觉在频率上 要 比不过采用EV6的AMD了，为了在频率上打败AMD，推出的以提升频率为主要目的的产物，而由于分支预测的误差性，要容纳这么高频率的CPU产生的预测结果，就必须要求大容量的存储空间，如果空间不够，就只能把预测结果丢弃，就相当于前面做的工都白费了。w00t) 流水线越长，所要的CACHE就越大。这样流水线越长就反而负担越重。w00t)

当然，这是理论上的东西，拿到市场上的会不一样，因为根本就不可能做出这么符合理论的产品，都是有所“阉割”的，所以，各位看到的市场上的产品，跟实际设计时想达到的效果，相差是很远的。w00t)  1和2相差很小，但如果目的是100的话，那1和2还有差别吗？w00t)

这就是P4构架的实际情况，所以，P4构架是美好的，只是还没到出生的时机就出生了w00t) 还是回去安眠吧。

飞鸟真

原帖由 bill_max 于 2007-8-8 19:58 发表
这就是P4构架的实际情况，所以，P4构架是美好的，只是还没到出生的时机就出生了w00t) 还是回去安眠吧。.

没米更新，我还在用它每天消耗大量电能呢。:a)

bill_max

INTEL的制程、历史、专利、人员、积累、大客户、心理、高端、营销等等等等一切都比AMD要强上许多，如果不是自己鬼迷心窍走错了P4的一步路，又怎么会让老老实实按部就班制造CPU的AMD反攻了一片江山呢？w00t) 怪人不如怪己，还好现在INLTEL又走回正道了，一个P4的失败，并不能抹杀INTEL 的伟大，而面对回到正道的INTEL 和一些人的舆论，AMD 的压力越来越大。w00t) 作为普通的一名中国用户，我只希望它们能为大家创造出更多物美价廉的产品，而不是想方设法的榨尽用户的每一块钱w00t) 我把对P4的特点和想法都说了，再不明白我也无能为力，我也无口水无精力再奉陪，打球赛去了w00t)  遥想当年，小乔初嫁了。。。。（好像没那么远w00t)  ） 那我还是想当年，CPU真贵呀:a)
哎哟MM:a)

HardCoded

软件界要解决的问题很多很复杂, 很多软件执行效率是最不需要考虑的问题,SSE4是不错,但要说他是扭转乾坤的东西就大错特错了.

LZ一看就不是搞软件的, 软件界要面对的问题远比硬件界复杂和多的多. 再没有效解决软件工程问题之前,不会有多少人在意这个SSE4的.

bill_max

原帖由 HardCoded 于 2007-8-8 20:20 发表
软件界要解决的问题很多很复杂, 很多软件执行效率是最不需要考虑的问题,SSE4是不错,但要说他是扭转乾坤的东西就大错特错了.

LZ一看就不是搞软件的, 软件界要面对的问题远比硬件界复杂和多的多. 再没有效解决 ...

哈哈，其实硬件也是蛮复杂的:lol:
都复杂，都复杂w00t)

哎，不说了，打球去了，不好意思LS 忍不住又多嘴了一下:a)

bessel

:loveliness:

原帖由 bill_max 于 2007-8-8 19:31 发表

知道为什么说P4不足是L2（等CACHE）的问题吗？ 知道分支预测吗？你自己算一下使用这么高的流水线又要保证数据不被丢失需要多大的CACHE来保留

bessel

P4 's real performance is limited by its "长流水线".

P4 has same or a little higher peak performance then k7/k8,
for some certain applications which can drive P4 to its peak performance, they run a little better then k7 and k8.

原帖由 acqwer 于 2007-8-8 18:36 发表

4v~W3Md^;y"uP4的效率低的主要原因，不是什么L2不足，也不是什么超长流水线，P4从理论上就不是一个高效的处理器，无论是解码器还是整数、浮点执行单元都比K7/K8少得多。