power6 spec cpu性能一般般啊

gazel

原帖由 ghrs2010 于 2007-5-26 20:16 发表


缓存与内存控制器应该算是I/O System的一部分吧?我是这样觉得的

越说越离谱了兄弟, 这不是给人以攻击你的把柄么, 不应该是你的风格啊:p :p . google一下再发关于有明确答案的技术问题的帖应该更合适你.

Dirac

好像x2900发布以后，TDP就不屑于去显卡区了和N饭PK了，原来他在CPU造诣更深，哈哈:p :p

Dirac

重大发现，现在又可以打N饭，A饭，I饭了w00t) w00t)

elisha

原帖由 Dirac 于 2007-5-28 12:02 发表
重大发现，现在又可以打N饭，A饭，I饭了w00t) w00t)

w00t) 真的呀，GZ全是I饭A饭N饭

ghrs2010

原帖由 gazel 于 2007-5-28 09:47 发表

越说越离谱了兄弟, 这不是给人以攻击你的把柄么, 不应该是你的风格啊:p :p . google一下再发关于有明确答案的技术问题的帖应该更合适你.

请看这里

CACHE属于外部设备,在此它与Memory Controller,Fully Interconnected Bus,GX++ I/O Bus共同构成CPU的I/O System,这有什么问题吗(固然POWER6 300G/s的I/O总带宽不计算L1&L2 CACHE,不过这是因为CACHE仅仅相对内核才是外部设备罢了)?

ghrs2010

原帖由 bessel 于 2007-5-27 16:11 发表
我想你大概知道linpack这玩意很容易被cache满足的。

是的,所以我才说Linpack比较能够反映处理器的整体性能,毕竟I/O子系统也是CPU的构成部分之一

ghrs2010

原帖由 the_god_of_pig 于 2007-5-27 12:45 发表



DFU是什么?power6的十进制单元好像不叫这个名字:shifty:

再说你以为十进制单元是为了增加性能才增加的吗:ermm:

你的理论无非建立在现在的编译器不支持altivec指令集这一基础上，可是你又没有任何 ...

[size=-1] DFU -- Decimal Unit SDU
http://osdir.com/ml/oprofile/2007-01/msg00002.html

至于说DFU的作用----"十进制浮点的话,我们正常是用不到的[size=-1]",貌似这并不需要水准以上的理解力便能够准确解读

另一方面,在特定的领域内(POWER6将通过动态二进制代码转换支持S/360指令集),DFU可以带来2-7倍的性能提升;所以呢...一定要说增加性能也未尝不可阿,虽然仅仅是在Mainframe领域

[ 本帖最后由 ghrs2010 于 2007-5-28 16:02 编辑 ]

ghrs2010

请忽视第一张图,手点快了

ghrs2010

原帖由 the_god_of_pig 于 2007-5-27 12:20 发表



笑死人，你说的是"乱序执行"，而非"编译器乱序"好不，


明明自己说了小白话，还百般掩饰，承认了，没人瞧不起你:p


很明显你不确定啊，你心虚也没什么奇怪的:sweatingbullets:

不好意思,如果您有兴趣把之前的帖子挖出来的话,应该可以发现背书"通过编译器实现"w00t)

Prescott

貌似有人在被围攻，我就不参与了 :p

ghrs2010

原帖由 the_god_of_pig 于 2007-5-27 12:06 发表


你这一段话正好应验了我所说的:shifty:

如何应验,还请足下明示:lol:

不要求逻辑演绎,言之成理即可

T_SK

:wacko: :wacko: :wacko: :wacko: :wacko: :wacko:

ghrs2010

原帖由 the_god_of_pig 于 2007-5-27 12:11 发表
你可以找任何一个有常识的人鉴定一下，你这句话是不是缺乏常识的人才说得出来的
...

建议足下分别GOOGLE一下POWER5/5+的Linpack/SPEC CPU成绩,计算其实际指令效率,然而再和POWER6比较一下

专有指令集的优化难度与通用指令集根本就不可比(这里暂时不考虑RISC,CISC的差别),而优化前后的效能更是天渊之别(最明显的例证是Netburst,Compiler/Software是否友好差别相当大)

gazel

原帖由 ghrs2010 于 2007-5-28 15:48 发表


请看这里

CACHE属于外部设备,在此它与Memory Controller,Fully Interconnected Bus,GX++ I/O Bus共同构成CPU的I/O System,这有什么问题吗(固然POWER6 300G/s的I/O总带宽不计算L1&L2 CACHE,不过这是因为C ...

你说的外部设备是大家常说的"peripheral equipment"么? 如果您老自己有自己的解释, 并且不认同千百种的教科书的定义, 我认输.
PS: 你从那里引用的? 恐怕是翻译的不好吧?

ghrs2010

原帖由 gazel 于 2007-5-28 16:34 发表

你说的外部设备是大家常说的"peripheral equipment"么? 如果您老自己有自己的解释, 并且不认同千百种的教科书的定义, 我认输.
PS: 你从那里引用的? 恐怕是翻译的不好吧?

不是引用的...

peripheral equipment的话应该是外围设备吧?我也不是很清楚标准的中文翻译

将CACHE称为外部设备实际上描述的是CACHE和CORE之间的关系(CORE将CACHE作为外部高速存储器进行存取操作),我不知道这是不是准确的中文表述

the_god_of_pig

原帖由 ghrs2010 于 2007-5-28 16:06 发表


不好意思,如果您有兴趣把之前的帖子挖出来的话,应该可以发现背书"通过编译器实现"w00t)

阁下真是不见棺材不落泪啊

竟然说Tukwila的改进包括乱须执行w00t)


还给编辑掉了，你以为别人就不知道了:p

http://we.pcinlife.com/redirect.php?tid=721912&goto=lastpost


哈哈，犯了错误死不承认最叫人瞧不起(_(

the_god_of_pig

原帖由 ghrs2010 于 2007-5-28 16:15 发表


建议足下分别GOOGLE一下POWER5/5+的Linpack/SPEC CPU成绩,计算其实际指令效率,然而再和POWER6比较一下

专有指令集的优化难度与通用指令集根本就不可比(这里暂时不考虑RISC,CISC的差别),而优化前后的效能 ...

还70%呢，难道10Gflops的cpu实际运算性能能达到7Gflops???:p


有人说疯话w00t)

the_god_of_pig

原帖由 gazel 于 2007-5-28 16:34 发表

你说的外部设备是大家常说的"peripheral equipment"么? 如果您老自己有自己的解释, 并且不认同千百种的教科书的定义, 我认输.
PS: 你从那里引用的? 恐怕是翻译的不好吧?

还跟他废话什么，内存，cpu都属于"主机"，I/O设备是"外设"，是通过I/O接口与总线相连的


MC,cache没用I/O接口，算I/O设备???w00t)


有人连常识都没有:p