power6 spec cpu性能一般般啊

the_god_of_pig

原帖由 gazel 于 2007-5-28 16:34 发表

你说的外部设备是大家常说的"peripheral equipment"么? 如果您老自己有自己的解释, 并且不认同千百种的教科书的定义, 我认输.
PS: 你从那里引用的? 恐怕是翻译的不好吧?

还跟他废话什么，内存，cpu都属于"主机"，I/O设备是"外设"，是通过I/O接口与总线相连的


MC,cache没用I/O接口，算I/O设备???w00t)


有人连常识都没有:p

the_god_of_pig

阁下还是省省吧，阁下出的洋相不是一般的多啊




说Itanium是乱须执行处理器，被指出后还百般狡辩

声称power6跑测试用的编译器是拿power5的凑合的

认为cache 内存控制器是I/O设备

信口开河power6测试所用编译器不支持Altivec指令集(这条我指出后你就沉默了，姑且算你承认了这个错误)

把自动向量化当成并行编译

认为cpu实际应用时达到理论的70%才正常(最可笑的是还说什么时间来证明，PS:过去的几十年算不算时间啊)

还称linpack能反映cpu整体性能

更好笑的是，IBM研发了power6以后，连把服务器的测试程序都跑一边都没来得及就把power6给发布了w00t)

把一个工艺比对手先进一代，功耗仍比对手高50%，整数只领先对手23%,浮点只领先8%的微架构称为"高效"的微架构

我真是无话可说了，如果我像阁下这样出了如此之多的洋相(还死不承认)，我一定早早地让我的ID从PCI永远人间蒸发了w00t)

the_god_of_pig

原帖由 Prescott 于 2007-5-28 16:07 发表
貌似有人在被围攻，我就不参与了 :p

顺便问一句，P大对Tukwila没什么信心啊，为什么呢？是Tukwila严重缩水了，还是不缩水也没什么竞争力，还是对IPF就失去信心了:(

[ 本帖最后由 the_god_of_pig 于 2007-5-28 18:55 编辑 ]

ghrs2010

原帖由 the_god_of_pig 于 2007-5-28 18:22 发表



阁下真是不见棺材不落泪啊

竟然说Tukwila的改进包括乱须执行w00t)


还给编辑掉了，你以为别人就不知道了:p

http://we.pcinlife.com/redirect.php?tid=721912&goto=lastpost


哈哈，犯了错 ...

断章取义也要有个限度：ILP与寄存器策略针对指令集的静态调度与软件流水线的配合作了进一步改进,从而提升编译器层面的乱序执行能力

PS：我的确做了编辑，只不过您也作了引用----我原本认为质疑他人的理解力是失礼的，如此而已

gazel

原帖由 ghrs2010 于 2007-5-28 17:27 发表


不是引用的...

peripheral equipment的话应该是外围设备吧?我也不是很清楚标准的中文翻译

将CACHE称为外部设备实际上描述的是CACHE和CORE之间的关系(CORE将CACHE作为外部高速存储器进行存取操作),我不 ...

第一计算机科学里没有你说的外部设备这个terminology - 中文中，外部设备/外围设备都指的是peripheral equipment（把cache叫做设备我也是第一次听说）。第二你的说法不准确，例如L1 cache本来就是CORE的一部分。第三认为CACHE，memory controller等等是I/O system的一部分更是恕我孤陋寡闻了 - 钻牛角尖的话当然他们可能参与I/O，如果非要这么说的话我也无话可说，其实计算机科学的很多东西都没有严格定义，约定俗成的东西我是遵守的，这样我才能和人交流，你呢？

ghrs2010

原帖由 the_god_of_pig 于 2007-5-28 18:31 发表
MC,cache没用I/O接口，算I/O设备???w00t)

足下还是尽快编辑为好，呵呵

gazel

原帖由 ghrs2010 于 2007-5-28 19:22 发表


断章取义也要有个限度：ILP与寄存器策略针对指令集的静态调度与软件流水线的配合作了进一步改进,从而提升编译器层面的乱序执行能力

PS：我的确做了编辑，只不过您也作了引用----我原本认为质疑他人的理解 ...

搞编译器N年了，编译器层面的乱序执行能力，我也是首次听说

the_god_of_pig

原帖由 ghrs2010 于 2007-5-28 19:24 发表


足下还是尽快编辑为好，呵呵

"呵呵"，嘴里苦的吧:p

ghrs2010

原帖由 gazel 于 2007-5-28 19:26 发表

搞编译器N年了，编译器层面的乱序执行能力，我也是首次听说

http://www.core.org.cn/CN_NR/rdonlyres/Electrical-Engineering-and-Computer-Science/6-823Computer-System-ArchitectureSpring2002/09C502E6-CF77-457D-B16E-C7B45160AB0F/0/lecture15.pdf
这份PDF有提到这个问题

the_god_of_pig

原帖由 ghrs2010 于 2007-5-28 19:22 发表


断章取义也要有个限度：ILP与寄存器策略针对指令集的静态调度与软件流水线的配合作了进一步改进,从而提升编译器层面的乱序执行能力

PS：我的确做了编辑，只不过您也作了引用----我原本认为质疑他人的理解 ...

继续狡辩吧，Itanium不是乱须执行，你却说Tukwila的改进内容包括乱须执行，不是你自己出了错误有时什么呢:p


你就狡辩吧(_(

ghrs2010

原帖由 the_god_of_pig 于 2007-5-28 19:28 发表



"呵呵"，嘴里苦的吧:p

一句话:足下认为MC,CACHE不是通过接口与内核相联系的?请明确回答:lol:

ghrs2010

原帖由 the_god_of_pig 于 2007-5-28 19:31 发表


继续狡辩吧，Itanium不是乱须执行，你却说Tukwila的改进内容包括乱须执行，不是你自己出了错误有时什么呢:p


你就狡辩吧(_(

所以我才附加了但书啊,如果足下理解力无法对其做出判读,除了表示遗憾之外我也无能为力w00t)

gazel

原帖由 ghrs2010 于 2007-5-28 19:29 发表


http://www.core.org.cn/CN_NR/rdonlyres/Electrical-Engineering-and-Computer-Science/6-823Computer-System-ArchitectureSpring2002/09C502E6-CF77-457D-B16E-C7B45160AB0F/0/lecture15.pdf
这份PDF有提 ...

恕我愚钝， 哪一页提到了编译器的乱序执行能力？

the_god_of_pig

原帖由 ghrs2010 于 2007-5-28 19:32 发表


一句话:足下认为MC,CACHE不是通过接口与内核相联系的?请明确回答:lol:

我说的是I/O接口，也不知道是谁断章取义


:p :p :p

脸皮够厚

samhrc

我敢说 这里喷的 没有一个真正用过 P6的。  否则统统都是纸上谈兵。

～～～～～～～～～～～～～～～～

实践是检验真理的的唯一标准！ 各位知道不，懂吗？

the_god_of_pig

原帖由 ghrs2010 于 2007-5-28 19:33 发表


所以我才附加了但书啊,如果足下理解力无法对其做出判读,除了表示遗憾之外我也无能为力w00t)

不管你做没做解释，你那句话就是错误的:p


我只能对您表示遗憾，我今天的确让阁下丢了大脸，我也没辙，这叫以荒诞对荒诞:p

Dr.BT

原帖由 samhrc 于 2007-5-28 19:36 发表
我敢说 这里喷的 没有一个真正用过 P6的。  否则统统都是纸上谈兵。

～～～～～～～～～～～～～～～～

实践是检验真理的的唯一标准！ 各位知道不，懂吗？

难道你不知道用p6的人大部分都不知道p6是怎么回事的道理？:blink:
人家只需要问ibm要解决方案，ibm告诉你p6最适合，然后买单就开始用了
谁管这些啊

这里只是谈谈p6罢了，技术是可以谈的，也值得一谈的，纸上谈兵没什么不好的
如果自己看不明白就说人家纸上谈兵也未免太shit了

:wacko: 只不过这个讨论美中不足的是就看到两个扯蛋王互相扯罢了

[ 本帖最后由 Dr.BT 于 2007-5-28 19:44 编辑 ]

gazel

原帖由 ghrs2010 于 2007-5-28 19:32 发表


一句话:足下认为MC,CACHE不是通过接口与内核相联系的?请明确回答:lol:

我来明确回答好了，绝对不是I/O interface, 你要是只说interface的话，又有什么连接两个部件的东东不能叫做interface呢？

the_god_of_pig

原帖由 gazel 于 2007-5-28 19:39 发表

我来明确回答好了，绝对不是I/O interface, 你要是只说interface的话，又有什么连接两个部件的东东不能叫做interface呢？

最好别这么跟他绕，绕着绕着就绕进去了

直接抓核心，不要回答他的问题，它是在转移话题:)